I2c總線測試治具的制作方法
【專利說明】
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種I2C總線測試治具。
【【背景技術(shù)】】
[0002]目前，經(jīng)常會(huì)遇到由于電壓傳感器(voltage sensor)以及溫度傳感器(tempreature sensor)讀值異常造成客戶端及公司各單位投入許多人力及心力和時(shí)間尋找問題根源，然而由于這些傳感器的讀值是由iBMC (集成底板管理控制器)透過I2C(Inter 一 Integrated Circuit)總線讀取裝置的數(shù)據(jù)再經(jīng)過iBMC解讀后所報(bào)告出來的結(jié)果，但因?yàn)椴涣棘F(xiàn)象(failed symptom)并不好復(fù)制造成出錯(cuò)階段花費(fèi)許多時(shí)間在尋找問題的方向，最后證實(shí)是某個(gè)I2C總線沒有超時(shí)(timeout)的機(jī)制并且iBMC本身的固件(firmware)也沒有加進(jìn)I2C超時(shí)驅(qū)動(dòng)器，從而造成iBMC讀取I2C總線的讀值判斷錯(cuò)誤.也因?yàn)樵陂_發(fā)階段并沒有針對I2C時(shí)序超時(shí)功能上的測試，才沒有及時(shí)找出在開發(fā)設(shè)計(jì)時(shí)間時(shí)已潛在的問題，造成后續(xù)在系統(tǒng)端所遇到的問題。
[0003]有鑒于此，本發(fā)明提供一種I2C總線測試治具，其可測試一待測電路板的I2C總線是否符合12C規(guī)范。
【
【發(fā)明內(nèi)容】
】
[0004]本發(fā)明的主要目的在于提供一種I2C總線測試治具，其可測試一待測電路板的I2C總線是否符合I2C規(guī)范，排除I2C總線在研發(fā)階段造成的不良問題。
[0005]為達(dá)上述目的，本發(fā)明提供一種I2C總線測試治具，其一方面連接一含有測試軟件控制平臺(tái)的測試端電腦連接，另一方面與待測電路板的I2C總線接口連接，所述待測電路板的I2C總線接口連接所述待測電路板內(nèi)部的I2C總線，所述I2C總線測試治具包括:
[0006]一微處理器，其透過USB傳輸線與所述測試端電腦的測試軟件控制平臺(tái)連接，用于執(zhí)行所述測試軟件控制平臺(tái)依據(jù)設(shè)定的測試參數(shù)產(chǎn)生的測試命令；以及
[0007]— I2C總線擴(kuò)展器件連接在所述微處理器以及待測電路板之間供進(jìn)行I2C信號(hào)的傳輸。
[0008]優(yōu)選地，所述I2C總線具有一 I2C總線輸入接口以及若干個(gè)I2C總線輸出接口，所述I2C總線擴(kuò)展器件的I2C總線輸入接口通過I2C總線連接所述微處理器，所述I2C總線的I2C總線輸出接口與所述待測電路板的I2C總線接口連接。
[0009]優(yōu)選地，所述I2C總線擴(kuò)展器件為一具有中斷邏輯和復(fù)位的4通道I2C總線開關(guān)。
[0010]與現(xiàn)有技術(shù)相比較，本發(fā)明I2C總線測試治具通過微處理器執(zhí)行所述測試端電腦依據(jù)設(shè)定的測試參數(shù)所產(chǎn)生的測試命令，并通過I2C總線擴(kuò)展器件連接在所述微處理器與待測電路板之間，當(dāng)開始測試時(shí)，微處理器停止發(fā)送I2C信號(hào)給待測電路板的I2C總線接口，此時(shí)測試人員可通過信號(hào)監(jiān)測裝置監(jiān)測待測電路板的I2C總線是否有符合I2C規(guī)范，從而可在電路板研發(fā)階段排除由于I2C總線引起的不良?！尽靖綀D說明】】
[0011]圖1為本發(fā)明一種I2C總線測試治具方塊示意圖。
【【具體實(shí)施方式】】
[0012]請參閱圖1所示，本發(fā)明一種I2C總線測試治具1，其一方面連接一載有I2C測試軟件程序21的測試端電腦2連接，另一方面與具有I2C總線接口 31的待測電路板3連接，所述電路板的I2C總線接口 31用于連接所述測試治具I與所述待測電路板3內(nèi)部的I2C總線(未示)，本發(fā)明的I2C總線測試治具I包括:
[0013]一微處理器10，其透過USB傳輸線與所述測試端電腦2連接，用于執(zhí)行所述測試端電腦2依據(jù)設(shè)定的測試參數(shù)所產(chǎn)生的測試命令；
[0014]一 I2C總線擴(kuò)展器件11連接在所述微處理器10與所述待測電路板3的I2C總線接口 31連接供在所述微處理器10與所述待測電路板3之間進(jìn)行I2C信號(hào)傳輸，在本實(shí)施例中，所述I2C總線擴(kuò)展器件11具有一 I2C總線輸入接口 111以及若干個(gè)I2C總線輸出接口 112，所述I2C總線擴(kuò)展器件11的I2C總線輸入接口 111通過I2C總線連接所述微處理器10，供接收所述微處理器10的I2C信號(hào)，所述若干個(gè)I2C總線的I2C總線輸出接口 112與所述待測電路板3的I2C總線接口 31連接，供同時(shí)與待測電路板3的不同I2C接口 31連接，以便同時(shí)測試多個(gè)I2C總線，在本實(shí)施例中，所述I2C總線擴(kuò)展器件11為一具有中斷邏輯和復(fù)位的4通道I2C總線開關(guān)，當(dāng)然也可為其它形式的，例如具有中斷邏輯和復(fù)位的8通道I2C總線開關(guān)，在此僅舉例說明，并非限制。
[0015]為了監(jiān)測待測電路板3在測試中的狀態(tài)，可在所述待測電路板3的被測I2C總線接口處連接一信號(hào)監(jiān)測裝置4以便測試人員判斷被測I2C總線是否符合規(guī)范，所述信號(hào)監(jiān)測裝置4可為示波器或個(gè)人電腦，借由個(gè)人電腦觀察被測I2C總線是否符合規(guī)范。
[0016]當(dāng)測試時(shí)，測試人員可通過測試端電腦2啟動(dòng)測試程序，在本實(shí)施例中，以發(fā)出中斷I2C信號(hào)一特定時(shí)間命令為例，所述微處理器10在接收到中斷I2C信號(hào)一特定時(shí)間命令后停止發(fā)出I2C信號(hào)，與此同時(shí)，所述I2C總線擴(kuò)展器件11停止傳輸I2C信號(hào)給所述待測電路板3，測試人員可以信號(hào)監(jiān)測裝置4來監(jiān)測被測電路板3的I2C總線接口 31對應(yīng)的I2C總線是否符合規(guī)范。
[0017]綜上所述，上述各實(shí)施例及圖示僅為本發(fā)明之較佳實(shí)施例而已，當(dāng)不能以之限定本發(fā)明實(shí)施之范圍，即大凡依本發(fā)明申請專利范圍所作之均等變化與修飾，皆應(yīng)屬本發(fā)明專利涵蓋之范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種I2C總線測試治具，其一方面連接一含有測試軟件控制平臺(tái)的測試端電腦連接，另一方面與待測電路板的I2C總線接口連接，所述待測電路板的I2C總線接口連接所述待測電路板內(nèi)部的I2C總線，其特征在于，包括: 一微處理器，其透過USB傳輸線與所述測試端電腦的測試軟件控制平臺(tái)連接，用于執(zhí)行所述測試軟件控制平臺(tái)依據(jù)設(shè)定的測試參數(shù)產(chǎn)生的測試命令；以及 一 I2C總線擴(kuò)展器件連接在所述微處理器以及待測電路板之間供進(jìn)行I2C信號(hào)的傳輸。
2.根據(jù)權(quán)利要求1所述的I2C總線測試治具，其特征在于，所述I2C總線具有一I2C總線輸入接口以及若干個(gè)I2C總線輸出接口，所述I2C總線擴(kuò)展器件的I2C總線輸入接口通過12C總線連接所述微處理器，所述I2C總線的I2C總線輸出接口與所述待測電路板的I2C總線接口連接。
3.根據(jù)權(quán)利要求1所述的I2C總線測試治具，其特征在于，所述I2C總線擴(kuò)展器件為一具有中斷邏輯和復(fù)位的4通道I2C總線開關(guān)。
【專利摘要】本發(fā)明提供一種I2C總線測試治具，其一方面連接一含有測試軟件控制平臺(tái)的測試端電腦連接，另一方面與待測電路板的I2C總線接口連接，所述待測電路板的I2C總線接口連接所述待測電路板內(nèi)部的I2C總線，所述I2C總線測試治具包括：一微處理器，其透過USB傳輸線與所述測試端電腦的測試軟件控制平臺(tái)連接，用于執(zhí)行所述測試軟件控制平臺(tái)依據(jù)設(shè)定的測試參數(shù)產(chǎn)生的測試命令；以及一I2C總線擴(kuò)展器件連接在所述微處理器以及待測電路板之間供進(jìn)行I2C信號(hào)的傳輸。借由上述設(shè)置，本發(fā)明的I2C總線測試治具可測試一待測電路板的I2C總線是否符合I2C規(guī)范。
【IPC分類】G06F11-26
【公開號(hào)】CN104572382
【申請?zhí)枴緾N201310477035
【發(fā)明人】尤信富
【申請人】昆達(dá)電腦科技(昆山)有限公司, 神達(dá)電腦股份有限公司
【公開日】2015年4月29日
【申請日】2013年10月14日