專利名稱：外延晶片、氮化鎵系半導體器件的制作方法、氮化鎵系半導體器件及氧化鎵晶片的制作方法
技術領域：
本發(fā)明涉及外延晶片、氮化鎵系半導體器件的制作方法、氮化鎵系半導體器件及氧化鎵晶片。
背景技術：
非專利文獻1中，記載了在P-Ga2O3襯底的(100)面上外延生長GaN層的技術。另外，在P-Ga2O3襯底的(100)面上制作發(fā)光二極管，該發(fā)光二極管包含^iai2Giia88N/ Inatl3GEia97NS量子阱結構?，F(xiàn)有技術文獻非專利文獻非專利文獻1 :Kiyoshi SHIMAMURA, et al. Japanese. Journal of Applied Physics, Vol. 44，No.1 2005，pp L7-L8

發(fā)明內容
非專利文獻1中，在攝氏600度下在β -Ga2O3襯底的(100)面上生長GaN緩沖層后，在攝氏1070度下生長IOOOnm的GaN層。但是，根據(jù)本發(fā)明人的實驗，在β-Ga2O3襯底的正直(^卜)(100)面上淀積氮化鎵系半導體時，無法獲得遍及整個β -Ga2O3襯底都具有平坦的c面的氮化鎵系半導體膜。因此，在氮化鎵系半導體膜的表面產(chǎn)生不理想的形態(tài)。本發(fā)明的目的在于提供一種包含設置在氧化鎵晶片上且具有平坦表面的氮化鎵系半導體膜的外延晶片。另外，本發(fā)明的目的在于提供一種包含設置在氧化鎵晶片上的氮化鎵系半導體膜的氮化鎵系半導體器件。此外，本發(fā)明的目的在于提供該氮化鎵系半導體器件的制作方法。此外，本發(fā)明的目的還在于提供一種外延晶片、氮化鎵系半導體器件的制作方法及用于氮化鎵系半導體器件的氧化鎵晶片。本發(fā)明的一個方面為一種用于氮化鎵系半導體器件的外延晶片。該外延晶片包括(a)氧化鎵晶片，具有包含單斜晶系氧化鎵的主面；(b)緩沖層，設置在所述氧化鎵晶片的所述主面上且包含III族氮化物；和(c)第一外延層，設置在所述緩沖層上且包含第一氮化鎵系半導體。所述氧化鎵晶片的所述主面相對于所述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。根據(jù)該外延晶片，氧化鎵晶片的主面相對于單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。在氧化鎵晶片的主面上淀積氮化鎵系半導體時，通過上述傾斜， 可提供具有平坦表面的外延層。本發(fā)明的外延晶片中，上述氧化鎵晶片的上述主面的傾斜方向可為上述單斜晶系氧化鎵的
軸的方向。根據(jù)該外延晶片，氧化鎵為單斜晶系，因此通過向W01]軸傾斜，可提供形態(tài)良好的外延層。本發(fā)明的外延晶片中，上述第一氮化鎵系半導體的結晶結構可為六方晶，上述第一外延層的主面的法線相對于上述第一氮化鎵系半導體的c軸可成1度以下的角度。根據(jù)該外延晶片，通過晶片主面的傾斜，可使外延層的表面相對于該外延層的氮化鎵系半導體的c軸傾斜1度以下的角度。本發(fā)明的外延晶片中，上述第一外延層的主面的表面粗糙度(RMS)在5微米見方的范圍內可為0. 5nm以下。根據(jù)該外延晶片，外延層的主面的平坦性在5微米見方的范圍內降低至0. 5nm以下的表面粗糙度(RMS)。本發(fā)明的外延晶片中，上述第一氮化鎵系半導體可包含GaN、AWaN、InGaN和AlN 中的任一種。該外延晶片可應用于使用上述半導體的氮化鎵系半導體器件。本發(fā)明的外延晶片中，上述緩沖層可包含GaN。根據(jù)該外延晶片，可使用GaN這種二元系III族氮化鎵系半導體作為緩沖層的材料。本發(fā)明的外延晶片中，上述傾斜的角度可分布在上述氧化鎵襯底的上述主面上， 且可遍及上述氧化鎵晶片的整個上述主面均在2度以上且4度以下的角度范圍內。根據(jù)該外延晶片，可提供遍及晶片的整個主面均具有良好形態(tài)的外延膜。本發(fā)明的外延晶片中，上述氧化鎵晶片的上述主面相對于上述單斜晶系氧化鎵的 (100)面可以2. 5度以上且3. 5度以下的角度傾斜。根據(jù)該外延晶片，可獲得具有更高平坦性的外延層主面。本發(fā)明的另一方面是一種氮化鎵系半導體器件。該氮化鎵系半導體器件包括(a) 氧化鎵支撐基體，具有包含單斜晶系氧化鎵的主面；和(b)包含III族氮化物的層疊結構。 上述層疊結構包括緩沖層，設置在上述氧化鎵支撐基體的上述主面上且包含III族氮化物；和第一外延層，設置在上述緩沖層上且包含第一氮化鎵系半導體。上述氧化鎵晶片的上述主面相對于上述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。該氮化鎵系半導體器件包含設置在氧化鎵支撐基體上的層疊結構。在具有以上述角度傾斜的主面的氧化鎵支撐基體上形成層疊結構時，通過該傾斜，可提供具有平坦表面的外延層。因此，氮化鎵系半導體器件的特性不會受到外延表面的較差平坦性的影響。本發(fā)明的氮化鎵系半導體器件中，上述層疊結構還包括設置在上述緩沖層上且包含第二氮化鎵系半導體的第二外延層和設置在上述第一外延層與上述第二外延層之間的有源層；上述氧化鎵晶片具有導電性；上述第一外延層具有第一導電性；上述第二外延層具有與上述第一導電性相反的第二導電性；上述有源層具有量子阱結構；且該氮化鎵系半導體器件為半導體發(fā)光器件。該氮化鎵系半導體器件包含設置在氧化鎵支撐基體上且用于發(fā)光器件的層疊結構。因此，可提供氮化鎵系半導體器件的特性不會受到外延表面的較差平坦性的影響而具有良好特性的氮化鎵系半導體發(fā)光器件。本發(fā)明的氮化鎵系半導體器件中，上述層疊結構還包括設置在上述氧化鎵晶片上的第二外延層，上述第二外延層與上述第一外延層形成異質結，上述第二氮化鎵系半導體的帶隙大于上述第一氮化鎵系半導體的帶隙，通過上述異質結在上述第一外延層與上述第二外延層的界面上生成二維電子氣，該氮化鎵系半導體器件為二維電子氣晶體管。
該氮化鎵系半導體器件包含設置在氧化鎵支撐基體上且用于二維電子氣晶體管的層疊結構。因此，可提供氮化鎵系半導體器件的特性不會受到外延表面的較差平坦性的影響而具有良好特性的二維電子氣晶體管。本發(fā)明的氮化鎵系半導體器件可以還包括源極區(qū)域，包含第一導電性的氮化鎵系半導體區(qū)域；和阱區(qū)域，包含第二導電性的氮化鎵系半導體區(qū)域且將上述源極區(qū)域與上述第一外延層隔開；上述氧化鎵晶片具有導電性；上述第一外延層具有第一導電性；該氮化鎵系半導體器件為垂直型場效應晶體管。該氮化鎵系半導體器件包含設置在氧化鎵支撐基體上的用于垂直型場效應晶體管的結構。因此，可提供氮化鎵系半導體器件的特性不會受到外延表面的較差平坦性的影響而具有良好特性的垂直型場效應晶體管。本發(fā)明的氮化鎵系半導體器件中，上述層疊結構的最上層的主面的表面粗糙度 (RMS)在5微米見方的范圍內可為0. 5nm以下。根據(jù)該氮化鎵系半導體器件，外延層主面顯示出良好的平坦性。本發(fā)明的又一方面是一種氮化鎵系半導體器件的制作方法。該方法可包括如下步驟(a)準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片的步驟；(b)在上述氧化鎵晶片的上述主面上生長包含III族氮化物的緩沖層的步驟；和(c)在上述緩沖層上生長包含第一氮化鎵系半導體的第一外延層的步驟。上述氧化鎵晶片的上述主面相對于上述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。根據(jù)該方法，氧化鎵晶片的主面相對于單斜晶系氧化鎵的(100)面以2度以上且 4度以下的角度傾斜。通過該傾斜，可提供具有平坦表面的外延層。因此，氮化鎵系半導體器件的特性不會受到外延表面的較差平坦性的影響。本發(fā)明的方法中，上述緩沖層的生長溫度可為攝氏400度以上且攝氏600度以下。本發(fā)明的再一方面是一種具有包含單斜晶系氧化鎵的主面的氧化鎵晶片，上述氧化鎵晶片的上述主面相對于上述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。根據(jù)該氧化鎵晶片，氧化鎵晶片的主面相對于單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。通過該傾斜，在氧化鎵晶片主面上外延生長的氮化鎵系半導體具有平坦的表面。本發(fā)明的又一方面中，上述氧化鎵晶片的上述主面的傾斜方向可為上述單斜晶系氧化鎵的
軸的方向。根據(jù)該氧化鎵晶片，氧化鎵為單斜晶系，因此，通過向
軸傾斜，可提供形態(tài)良好的外延層。本發(fā)明的上述目的及其它目的、特征和優(yōu)點，根據(jù)參考附圖而進行的本發(fā)明的優(yōu)選實施方式的以下詳細描述，可以更容易地明白。發(fā)明效果如上所述，根據(jù)本發(fā)明的一個方面，可提供包含設置在氧化鎵晶片上且具有平坦表面的氮化鎵系半導體膜的外延晶片。另外，根據(jù)本發(fā)明的另一方面，可提供包含設置在氧化鎵晶片上的氮化鎵系半導體膜的氮化鎵系半導體器件。此外，根據(jù)本發(fā)明的又一方面，可提供該氮化鎵系半導體器件的制作方法。此外，根據(jù)本發(fā)明的再一方面，可提供外延晶片、氮化鎵系半導體器件以及用于外延晶片和氮化鎵系半導體器件的制作方法的氧化鎵晶片。


圖1是表示本實施方式的氮化鎵系半導體器件及外延晶片的制作方法的主要步驟的圖。圖2是表示單斜晶系氧化鎵晶片及單斜晶系氧化鎵的晶格的圖。圖3是概略地表示通過步驟SlOl S103制作的氮化鎵系半導體器件的圖。圖4是表示氧化鎵襯底的襯底主面的傾斜角(偏角)與GaN外延膜的表面形態(tài)的關系的圖。圖5是表示使用零偏角的氧化鎵襯底來顯示外延晶片的表面的掃描電子顯微鏡像的圖。圖6是表示本實施方式的氮化鎵系半導體器件及外延晶片的制作方法的主要步驟的圖。圖7是表示實施例2的發(fā)光二極管的結構的圖。圖8是表示氧化鎵襯底主面的偏角、與作為有源層生長的基底的半導體層的表面粗糙度及偏角以及LED結構的光輸出的關系的圖。圖9是表示本實施方式的高電子遷移率晶體管及外延晶片的制作方法的主要步驟的圖。圖10是概略地表示依據(jù)圖9的步驟流程制作的高電子遷移率晶體管及外延晶片的圖。圖11是表示本實施方式的垂直型場效應晶體管及外延晶片的制作方法的主要步驟的圖。圖12是概略地表示依據(jù)圖11的步驟流程制作的垂直型場效應晶體管及外延晶片的圖。標號說明11氧化鎵晶片Ila氧化鎵晶片主面lib氧化鎵晶片背面Aoff 角度S100(IOO)面13緩沖層15外延層VNe 法線VC c軸向量AEoff 角度17a、17b 電極E外延晶片23外延層25 pn 結
27a、27b 電極
31氧化鎵支撐基體
32氧化鎵襯底
33層疊結構
35低溫GaN緩沖層
37 η型GaN層
39有源層
39a勢壘層
39b阱層
41氮化鎵系半導體層
51晶片
52氧化鎵支撐基體
53緩沖層
55外延層
57外延層
61a異質結
61b 二維電子氣層
ehemt外延晶片
63a柵極電極
63b源極電極
63c漏極電極
59層疊結構
65外延層
67 η型源極半導體區(qū)域
69 ρ型阱半導體區(qū)域
71半導體層疊
Efet外延晶片
73絕緣膜
75a柵極電極
75b源極電極
75c漏極電極
具體實施例方式本發(fā)明的見解通過參考作為例示給出的附圖來考慮以下的詳細描述可以容易地理解。接著，參考附圖對本發(fā)明的外延晶片、氮化鎵系半導體器件、氮化鎵系半導體器件及外延晶片的制作方法、以及氧化鎵晶片的實施方式進行說明?？赡艿那闆r下，對同一部分標
注同一符號。圖1是表示本實施方式的氮化鎵系半導體器件及外延晶片的制作方法的主要步驟的圖。在圖1(a)所示的步驟流程的步驟slol中，準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片11。參考圖2(a)來看，示出了氧化鎵晶片11。該晶片11例如包含￠-6 單晶。晶片11包含主面Ila和背面11b，且主面Ila和背面lib相互平行。晶片11的主面 Ila相對于單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。根據(jù)該氧化鎵晶片11，該晶片11的主面Ila相對于單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。通過該傾斜，在氧化鎵晶片主面Ila上外延生長的氮化鎵系半導體具有平坦的表面。另外，氧化鎵晶片主面的角度々_可以遍及整個該主面Ila的方式分布。在氧化鎵晶片主面Ila上外延生長的氮化鎵系半導體的表面，遍及整個晶片主面Ila均具有良好的形態(tài)。參考圖2(a)來看，示出了相對于晶片11的主面Ila而傾斜的代表性的(100)面 S100和結晶坐標系CR，結晶坐標系CR包含a軸、b軸和c軸。參考圖2 (b)來看，示出了單斜晶系氧化鎵的晶格。單斜晶系氧化鎵的晶格的a軸、b軸和c軸的晶格常數(shù)分別為1. 223nm、 0. 304nm和0. 58nm。向量Va、Vb、Vc分別表示a軸、b軸和c軸的方向。向量Va和Vb規(guī)定 (001)面，向量Vb、Vc規(guī)定(100)面，向量Vc和Va規(guī)定(010)面。向量Va與Vb所成的角度α和向量Vb與Vc所成的角度γ為90度，向量Vc與Va所成的角度β為103. 7度。為了表示晶片主面Ila的傾斜角Atw，在圖2(b)中以單點劃線來表示晶片主面11a。根據(jù)該晶片11，由于氧化鎵為單斜晶系，因此，通過向
軸傾斜，可在晶片主面Ila上生長出形態(tài)良好的外延層。在圖1所示的步驟S102中，形成包含多個III族氮化物膜的層疊結構從而制作外延晶片。III族氮化物膜的生長例如通過有機金屬氣相生長(MOVPE)法等而進行。首先，如圖1(b)所示，在生長爐10的晶座上配置晶片11。接著，如圖1(c)所示， 在晶片11的主面Ila上生長緩沖層13。緩沖層13例如包含GaN等III族氮化物。當緩沖層13包含GaN時，向生長爐10中供給包含三甲基鎵(TMG)和氨(NH3)的原料氣體GO。緩沖層13的生長溫度Tl例如為攝氏400度以上且攝氏600度以下的范圍，緩沖層13被稱作所謂低溫緩沖層。緩沖層13的膜厚例如可為10納米以上且50納米以下的范圍。接著，使生長爐10的溫度上升至比生長溫度Tl更高的溫度T2后，如圖1 (d)所示，在緩沖層13的主面 13a上生長包含第一氮化鎵系半導體的外延層15。外延層15例如包含GaN、AWaN、InGaN、 AlN等六方晶系III族氮化物。外延層15的膜厚例如可為300納米以上且10微米以下的范圍。當外延層15包含GaN時，向生長爐10中供給包含三甲基鎵(TMG)和氨(NH3)的原料氣體G1。例如GaN的情況下，外延層15的生長溫度T2為攝氏900度以上且攝氏1200度以下的范圍，外延層15是構成氮化鎵系半導體器件的半導體層，并且可為非摻雜、添加ρ型摻雜劑和添加η型摻雜劑的半導體層。為了對外延層15賦予ρ型導電性或η型導電性，在生長外延層15時，除原料氣體外還供給摻雜氣體。作為摻雜劑，為了賦予ρ型導電性可使用例如環(huán)戊二烯基鎂(Cp2Mg),為了賦予η型導電性可使用例如硅烷(SiH4)。至此，通過氮化鎵系半導體的淀積，可獲得外延晶片Ε。外延晶片E包含氧化鎵晶片11、緩沖層13和外延層15。外延晶片E中，當晶片主面Ila的傾斜范圍相對于單斜晶系氧化鎵的(100)面為 2度以上且4度以下時，外延層15的主面15a的法線W^e相對于外延層15的氮化鎵系半導體的c軸成1度以下的角度。在具有晶片主面Ila的傾斜的單斜晶系氧化鎵襯底上外延生長氮化鎵系半導體時，外延層表面形態(tài)得到改善，表示該外延層15的氮化鎵系半導體的c 軸的向量VC與法線向量VNe所成的角度AEtw減小至1度以下。另外，外延晶片E中，外延層15的主面15a的平坦性在5微米見方的范圍內降低至0.5nm以下的表面粗糙度(RMS)。該表面粗糙度使用原子力顯微鏡(AFM)進行測定。圖1所示的步驟S103中，在外延晶片E上形成多個電極。參考圖3(a)來看，第一電極17a形成于外延晶片E的外延層主面1 上。第一電極17a例如為肖特基電極，肖特基電極例如包含金(Au)。第一電極17a與外延層形成肖特基結19。第二電極17b形成于外延晶片E的氧化鎵襯底背面lib上。第二電極17b例如為歐姆電極。通過步驟SlOl S103，制成圖3(a)所示的氮化鎵系半導體器件。該氮化鎵系半導體器件為肖特基結二極管。根據(jù)需要，外延晶片E可包含依次生長于外延層15上的一個或多個氮化鎵系半導體層。這些氮化鎵系半導體層例如在步驟S102中通過有機金屬氣相生長法而生長。參考圖3(b)來看，外延晶片E可包含例如在外延層15上生長的另一外延層23。 外延層15顯示非摻雜或η型導電性，另外，外延層23包含ρ型氮化鎵系半導體層。外延層 23與外延層15形成ρη結25。第一電極27a形成于外延晶片E的外延層主面23a上。第一電極27a例如為ρ型歐姆電極。第二電極17b形成于外延晶片E的氧化鎵襯底背面lib 上。通過步驟SlOl S103，制成圖3(b)所示的氮化鎵系半導體器件。該氮化鎵系半導體器件為ρη結二極管。除ρη結二極管外，本實施方式的外延晶片也可提供如下所述的用于發(fā)光器件或晶體管等的氮化鎵系半導體層疊結構。(實施例1)準備11塊單斜晶系氧化鎵襯底。這些氧化鎵襯底的主面相對于氧化鎵襯底的單晶的(100)面以0度以上且5度以下的范圍傾斜。傾斜角度的間距為0.5度。傾斜的方向為氧化鎵襯底的單晶的
軸方向。傾斜角和傾斜方向通過X射線衍射法確定。為了考察氧化鎵襯底的襯底主面的傾斜角(偏角)與GaN外延膜的表面形態(tài)的關系，在這些氧化鎵襯底上，如下所述使用MOVPE法淀積GaN緩沖層和GaN外延膜。將氧化鎵襯底配置于生長爐中之后，向生長爐中供給包含NH3、TMG和SiH4的原料氣體，并在攝氏500 度的溫度下在氧化鎵襯底上生長低溫GaN緩沖層。GaN緩沖層的厚度為25納米。接著，將襯底溫度變更為攝氏1050度之后，向生長爐中供給包含NH3、TMG和SiH4的原料氣體，在緩沖層上生長GaN外延層。GaN外延層的厚度為3微米。在準備好的所有氧化鎵襯底上進行相同的外延生長，制作11塊外延晶片。圖4是表示氧化鎵襯底的襯底主面的傾斜角(偏角)與GaN外延膜的表面形態(tài)的關系的圖。圖5是表示使用零偏角的氧化鎵襯底來顯示外延晶片的表面的掃描電子顯微鏡像的圖。圖5所示的標度為ΙΟμπι。如圖5所示，在零偏角或具有微小偏角的氧化鎵襯底上的GaN外延膜上，形成有數(shù)微米程度的階差，因此，GaN外延膜的表面粗糙度較大。另一方面，在階差之間形成有階面狀的平坦區(qū)域。表面形態(tài)呈現(xiàn)所謂梯田狀的外觀。因此，使用原子力顯微鏡測定表面粗糙度(冊幻時，在GaN外延膜表面上的不同位置測定表面粗糙度后， 求出這些測定值的最大值。另外，將成膜溫度設定為攝氏400度以上且攝氏600度以下的溫度范圍內的若干溫度而生長低溫GaN緩沖層后，在該低溫GaN緩沖層上以上述成膜條件生長GaN外延層。這些外延晶片均顯示與圖5所示的波狀形態(tài)相同的形態(tài)。因此，可認為偏角為零度時的外延膜的掃描電子顯微鏡像并不是由于緩沖層的成膜溫度而產(chǎn)生的，而是由于氧化鎵襯底主面的零偏角而產(chǎn)生的。圖4所示的外延晶片的制作中，在攝氏500度下形成低溫GaN緩沖層。表面粗糙度的測定使用原子力顯微鏡在5微米見方的范圍內進行。參考圖4來看，外延膜的表面粗糙度和偏角先是隨著氧化鎵襯底主面的偏角自正直(100)面增加而減少。但是，在超過3度的偏角的范圍內，外延膜的表面粗糙度和偏角會隨著氧化鎵襯底主面的偏角的增加而增加。在偏角3度附近的角度范圍內，表面粗糙度和表面形態(tài)得到大幅改
當襯底表面的偏角為1. 5度以上且4. 5度以下的范圍時，表面粗糙度為1. 3以下。 另外，當襯底表面的偏角為2. 0度以上且4. 0度以下的范圍時，表面粗糙度小于0. 5 (0. 47 以下)。此外，當襯底表面的偏角為2. 5度以上且3. 5度以下的范圍時，表面粗糙度為0. 35 以下。根據(jù)本發(fā)明人的研究，在半導體發(fā)光器件或半導體電子器件的制作中，與藍寶石襯底上的GaN外延膜的表面粗糙度為0. 20納米的情況相比較，偏角為2. 0度以上且4. 0度以下的范圍內的表面粗糙度是可充分容許的值。當偏角為2. 5度以上且3. 5度以下的范圍時， 由表面形態(tài)所導致的器件特性劣化得以降低。另外，使用X射線衍射法來估計GaN外延膜的c軸方向與GaN外延膜表面的法線軸所成的角度。當襯底表面的偏角為1. 5度以上且4. 5度以下的范圍時，GaN膜的偏角為1. 5 度以下。另外，當襯底表面的偏角為2. 0度以上且4. 0度以下的范圍時，GaN膜的偏角小于 1度(0. 9度以下)。此外，當襯底表面的偏角為2. 5度以上且3. 5度以下的范圍時，GaN膜的偏角為0. 6度以下。根據(jù)本發(fā)明人的研究，當氧化鎵襯底的偏角為2 4度時，GaN外延膜的偏角小于1度，可進行表面平坦性良好的外延生長。在具有較大階差或表面粗糙度的GaN外延膜上生長多量子阱結構的多層膜時，阱層的組成和厚度的均勻性被擾亂。因此，表現(xiàn)出發(fā)光強度降低、發(fā)光光譜的半峰寬增加等特性下降。另外，在將具有較大階差或表面粗糙度的GaN外延膜用于高耐壓器件時，可能會因電場的不均勻等而導致器件逆向耐壓降低。如以上參考實施例所說明的那樣，在外延晶片E中，當偏角遍及氧化鎵襯底的整個主面均為2度以上且4度以下的角度范圍時，可提供遍及外延晶片E的整個主面均具有良好形態(tài)的外延膜。另外，關于氧化鎵晶片的主面的傾斜角，當相對于單斜晶系氧化鎵的 (100)面以2. 5度以上且3. 5度以下的角度傾斜時，可獲得具有更高平坦性的外延層主面。在本實施例中，對包含GaN膜的外延晶片進行了說明，但根據(jù)本發(fā)明人的研究，氧化鎵襯底主面的偏角的作用并不限定于GaN，氧化鎵襯底主面上的外延膜可包含AKiaN、 InGaN, InAlGaN和AlN等。因此，該外延晶片E可應用于氮化鎵系半導體器件。圖6是表示本實施方式的氮化鎵系半導體器件及外延晶片的制作方法的主要步驟的圖。在圖6所示的流程圖的步驟SlOl中，準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片11。在步驟S102中，形成包含多個III族氮化物膜的層疊結構，從而制作外延晶片。 III族氮化物膜的生長例如通過有機金屬氣相生長(MOVPE)法等進行。在該實施方式中，形成與圖1(d)所示的層疊結構不同的層疊結構。與圖2(b)同樣地，在步驟S105中，在生長爐10的晶座上配置晶片11。接著，在晶片11的主面Ila上生長緩沖層13。
使生長爐10的溫度上升至比生長溫度Tl更高的溫度T2后，在步驟S106中，在緩沖層13的主面13a上生長第一導電型外延層。該外延層包含氮化鎵系半導體。第一導電型外延層包含例如η型GaN、n型AWaN、n型IniUGaN、n型InAlN等六方晶系III族氮化物。 當?shù)谝粚щ娦屯庋訉影珿aN時，向生長爐10中供給包含TMG、NH3和SiH4的原料氣體，生長η型GaN膜。當?shù)谝粚щ娦屯庋訉影珿aN時，第一導電型外延層的生長溫度Τ2例如為攝氏900度以上且攝氏1200度以下的范圍，第一導電型外延層是構成氮化鎵系半導體器件的半導體層。接著，在步驟S107中，在第一導電型外延層上形成有源層。有源層包含交替排列的阱層和勢壘層。阱層包含例如GaN、InGaN、InAlGaN等。勢壘層包含例如GaN、InGaN、 InAKiaN等。阱層的生長溫度例如為攝氏500度以上且攝氏900度以下的范圍，勢壘層的生長溫度例如為攝氏550度以上且攝氏950度以下的范圍。之后，在步驟S108中，在有源層上形成第二導電型外延層。第二導電型外延層可包含例如P型電子阻擋層和P型接觸層。至此，通過氮化鎵系半導體的淀積，獲得外延晶片。外延晶片包含氧化鎵晶片11 和在氧化鎵晶片11上生長的半導體層疊。該半導體層疊包含第一導電型外延層、第二導電型外延層和有源層，有源層設置在第一導電型外延層與第二導電型外延層之間。在步驟S109中，對外延晶片進行蝕刻，形成半導體臺面(^寸)。通過該蝕刻將半導體層疊的一部分除去，使半導體層疊內的第一導電型外延層的一部分露出。進行該外延晶片加工之后，在導電型外延層的露出部分上形成第一電極，同時在半導體臺面的上表面形成第二電極。通過這些步驟，制成用于氮化鎵系半導體發(fā)光器件的襯底產(chǎn)品。(實施例2)圖7是表示實施例2的發(fā)光二極管的結構的圖。發(fā)光二極管LED包括具有包含單斜晶系氧化鎵的主面氧化鎵支撐基體31、和包含III族氮化物的層疊結構33。層疊結構 33成半導體臺面的形狀。半導體臺面包含低溫GaN緩沖層35、n型GaN層37、量子阱結構的有源層39和ρ型氮化鎵系半導體層41。ρ型氮化鎵系半導體層41包含例如ρ型AWaN 電子阻擋層和ρ型GaN接觸層。以下為LED結構的一例。低溫GaN緩沖層35 25納米；η 型 GaN 層 37 :3 微米；有源層39 :6個阱層的MQW;勢壘層39a:GaN 層，厚度 15nm;阱層39b InGaN 層，厚度 3nm ；氮化鎵系半導體層41的ρ型AlGAn電子阻擋層20nm ；氮化鎵系半導體層41的ρ型GaN接觸層50nm。與實施例1同樣地，準備11塊單斜晶系氧化鎵襯底。這些氧化鎵襯底的主面相對于氧化鎵襯底的單晶的(100)面以0度以上且5度以下的范圍傾斜。傾斜角度的間距為 0.5度。傾斜的方向為氧化鎵襯底的單晶的
軸方向。傾斜角和傾斜方向通過X射線衍射法確定。為了考察氧化鎵襯底的襯底主面的傾斜角(偏角)與GaN外延膜的表面形態(tài)及電致發(fā)光的關系，在這些氧化鎵襯底上，如上所述使用MOVPE法形成LED結構。在該LED結構的半導體臺面的上表面形成P側電極，同時在η型半導體的露出區(qū)域形成η側電極。表面粗糙度的測定使用原子力顯微鏡在5微米見方的范圍內進行。參考圖8來看，作為有源層生長的基底的半導體層的表面粗糙度和偏角先是隨著氧化鎵襯底主面的偏角自正直(100)面增加而減少。但是，在超過3度的偏角范圍內，外延膜的表面粗糙度和偏角會隨著氧化鎵襯底主面的偏角的增加而增加。在偏角3度附近的角度范圍內，表面粗糙度和形態(tài)得到大幅改善。當襯底表面的偏角為1. 5度以上且4. 5度以下的范圍時，表面粗糙度為1. 3以下。 另外，當襯底表面的偏角為2. 0度以上且4. 0度以下的范圍時，表面粗糙度小于0. 5 (例如 0. 47以下)。此外，當襯底表面的偏角為2. 5度以上且3. 5度以下的范圍時，表面粗糙度為 0. 35以下。根據(jù)本發(fā)明人的研究，在發(fā)光二極管的制作中，與藍寶石襯底上的GaN外延膜的表面粗糙度為0. 20納米的情況相比，偏角為2. 0度以上且4. 0度以下的范圍內的表面粗糙度是可充分容許的值。當偏角為2. 0度以上且4. 0度以下的范圍時，由形態(tài)所導致的發(fā)光特性的劣化得以降低。另外，使用X射線衍射法來估計作為有源層生長的基底的外延膜的c軸方向與GaN 外延膜表面的法線軸所成的角度。當襯底表面的偏角為1. 5度以上且4. 5度以下的范圍時，GaN膜的偏角為1. 5度以下。另外，當襯底表面的偏角為2. 0度以上且4. 0度以下的范圍時，GaN膜的偏角小于1度(例如0.9度以下)。此外，當襯底表面的偏角為2. 5度以上且3. 5度以下的范圍時，GaN膜的偏角為0. 6度以下。根據(jù)本發(fā)明人的研究，當氧化鎵襯底的偏角為2 4度時，GaN外延膜的偏角小于1度，可進行表面平坦性良好的外延生長。進而，在排列于襯底產(chǎn)品上的一個ρ側電極(電極尺寸例如為0. 4mmΧ0. 4mm)與 η側電極之間連接電源，對發(fā)光二極管LED施加順向偏壓。測定施加電流為20mA時的光輸出。當襯底表面的偏角為1.5度以上且4.5度以下的范圍時，光輸出為3. ImW以上。另外， 當襯底表面的偏角為2. 0度以上且4. 0度以下的范圍時，光輸出為4. 3mff以上。此外，當襯底表面的偏角為2. 5度以上且3. 5度以下的范圍時，光輸出為4. 7mff以上。當氧化鎵襯底的偏角為2 4度時，本實施例的LED結構的光輸出為在藍寶石襯底上制作的相同的LED 結構的光輸出的8成左右，該LED結構顯示出良好的發(fā)光特性。該發(fā)光二極管LED包含自氧化鎵襯底32分離的、設置在氧化鎵支撐基體31上的、 用于發(fā)光器件的層疊結構33。因此，可提供發(fā)光二極管LED的特性不會受到外延表面的較差平坦性的影響而具有良好發(fā)光特性的發(fā)光二極管LED。圖9是表示本實施方式的高電子遷移率晶體管及用于該器件的外延晶片的制作方法的主要步驟的圖。圖10是概略地表示依據(jù)圖9的步驟流程制作的高電子遷移率晶體管及外延晶片的圖。在圖9所示的流程圖的步驟SlOl中，準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片51。在步驟S105中，與圖2(b)同樣地，在生長爐的晶座上配置晶片51。 接著，在晶片51的主面51a上生長低溫緩沖層53。使生長爐的溫度上升至比緩沖層53的生長溫度Tl更高的溫度T2后，在步驟SllO中，在緩沖層53的主面53a上生長外延層55。 該外延層陽包含氮化鎵系半導體。外延層55包含例如非摻雜GaN、非摻雜AWaN、非摻雜 InAKkiN、非摻雜InGaN等六方晶系III族氮化物。當外延層55包含GaN時，向生長爐中供給包含TMG和NH3的原料氣體，生長非摻雜GaN膜。當外延層55包含GaN時，外延層55的生長溫度T2例如為攝氏900度以上且攝氏1200度以下的范圍。接著，在步驟Slll中， 在外延層55的主面5 上生長另一外延層57。該外延層57包含氮化鎵系半導體，且外延層57的帶隙大于外延層55的帶隙。外延層57例如包含非摻雜GaN、非摻雜AlGaN、非摻雜 IniUGaN、非摻雜InAlN等六方晶系III族氮化物。當外延層57包含AWaN時，向生長爐中供給包含三甲基鋁(TMA)、TMG和NH3的原料氣體，生長非摻雜AlGaN膜。當外延層57包含 AlGaN時，外延層57的生長溫度例如為攝氏900度以上且攝氏1300度以下的范圍。外延層57與外延層55形成異質結61a，沿著異質結61a，在外延層55內生成二維電子氣層61b。 通過這些步驟，得到用于高電子遷移率晶體管HEMT的外延晶片Ehemt。在步驟Sl 12中，在外延晶片Ehemt上形成柵極電極63a、源極電極6 和漏極電極 63c。柵極電極63a由肖特基電極形成，源極電極6 和漏極電極63c由歐姆電極形成。柵極電極63a根據(jù)柵極電壓而改變沿著異質結61a的通道的電子密度，從而控制自漏極電極 63c流向源極電極63b的電流。該高電子遷移率晶體管HEMT包含自氧化鎵襯底51分離的、設置在氧化鎵支撐基體52上的層疊結構59。由于氧化鎵支撐基體52的主面52a以上述角度傾斜，因此，通過該傾斜，可提供具有平坦表面的外延層57。因此，包含氮化鎵系半導體的高電子遷移率晶體管 HEMT的特性不會受到外延表面的較差平坦性的影響。圖11是表示本實施方式的垂直型場效應晶體管及外延晶片的制作方法的主要步驟的圖。圖12是概略地表示依據(jù)圖11的步驟流程制作的垂直型場效應晶體管及外延晶片的圖。在圖11所示的流程圖的步驟SlOl中，準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片51。在步驟S105中，與圖2(b)同樣地，在生長爐的晶座上配置晶片51。接著，在晶片51的主面51a上生長低溫緩沖層53。使生長爐的溫度上升至比緩沖層53的生長溫度Tl 更高的溫度T2后，在步驟SllO中，在緩沖層53的主面53a上生長外延層65。該外延層65 包含氮化鎵系半導體。外延層65包含例如η型GaN、η型AWaN、η型IniUGaN、η型InAlN 等六方晶系III族氮化物。當外延層65包含η型GaN時，向生長爐中供給包含TMG、NH3和 SiH4的原料氣體，生長η型GaN膜。η型GaN膜的多數(shù)載流子為電子。當外延層55包含GaN 時，外延層65的生長溫度例如為攝氏900度以上且攝氏1200度以下的范圍。接著，在步驟 S113中，在外延層65的表面形成η型源極半導體區(qū)域67和ρ型阱半導體區(qū)域69。該形成使用光刻法、蝕刻及選擇性生長等，η型源極半導體區(qū)域67和ρ型晶片半導體區(qū)域69可包含例如GaN等氮化鎵系半導體。η型源極半導體區(qū)域67通過ρ型阱半導體區(qū)域69與外延層65隔離。ρ型阱半導體區(qū)域69的一端出現(xiàn)于半導體層疊71的表面。通過這些步驟，得到用于垂直型場效應晶體管FET的外延晶片Efet。在步驟Sl 15中，在ρ型晶片半導體區(qū)域69的一端上隔著絕緣膜73形成柵極電極 75a,同時在η型源極半導體區(qū)域67上形成源極電極75b，在晶片51的背面形成漏極電極 75c。柵極電極7 根據(jù)柵極電壓，隔著絕緣膜73在ρ型晶片半導體區(qū)域69的一端形成表面反轉層77，從而控制η型漂移層區(qū)域的外延層65與η型源極半導體區(qū)域67之間的電通路。該垂直型場效應晶體管FET包含自氧化鎵襯底51分離的、設置在氧化鎵支撐基體 52上的層疊結構59。由于氧化鎵支撐基體52的主面52a以上述角度傾斜，因此，通過該傾斜，可提供具有平坦表面的外延層65。因此，包含氮化鎵系半導體的垂直型場效應晶體管FET的特性不會受到外延表面的較差平坦性的影響。 在優(yōu)選實施方式中對本發(fā)明的原理進行了圖示說明，但本領域技術人員應當認識到，本發(fā)明可在不脫離其原理的范圍內對配置及細節(jié)加以變更。本發(fā)明并不限定于本實施方式中所公開的特定構成。因此，請求保護權利要求書請求的范圍及根據(jù)其構思范圍而得到的所有修正及變更。
權利要求
1.一種外延晶片，用于氮化鎵系半導體器件，其特征在于， 包括氧化鎵晶片，具有包含單斜晶系氧化鎵的主面； 緩沖層，設置在所述氧化鎵晶片的所述主面上且包含III族氮化物；和第一外延層，設置在所述緩沖層上且包含第一氮化鎵系半導體；并且所述氧化鎵晶片的所述主面相對于所述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。
2.如權利要求1所述的外延晶片，其特征在于，所述氧化鎵晶片的所述主面的傾斜方向為所述單斜晶系氧化鎵的W01]軸的方向。
3.如權利要求1或2所述的外延晶片，其特征在于， 所述第一氮化鎵系半導體的結晶結構為六方晶，所述第一外延層的主面的法線相對于所述第一氮化鎵系半導體的c軸成1度以下的角度。
4.如權利要求1至3中任一項所述的外延晶片，其特征在于，所述第一外延層的主面的表面粗糙度(RMS)在5微米見方的范圍內為0. 5nm以下。
5.如權利要求1至4中任一項所述的外延晶片，其特征在于，所述第一氮化鎵系半導體包含GaN。
6.如權利要求1至4中任一項所述的外延晶片，其特征在于，所述第一氮化鎵系半導體包含AWaN。
7.如權利要求1至4中任一項所述的外延晶片，其特征在于，所述第一氮化鎵系半導體包含hGaN。
8.如權利要求1至4中任一項所述的外延晶片，其特征在于，所述第一氮化鎵系半導體包含A1N。
9.如權利要求1至8中任一項所述的外延晶片，其特征在于，所述緩沖層包含GaN。
10.如權利要求1至9中任一項所述的外延晶片，其特征在于，所述傾斜的角度分布于所述氧化鎵襯底的所述主面上，且遍及所述氧化鎵襯底的整個所述主面均在2度以上且4 度以下的角度范圍內。
11.如權利要求1至10中任一項所述的外延晶片，其特征在于，所述氧化鎵晶片的所述主面相對于所述單斜晶系氧化鎵的(100)面以2. 5度以上且3. 5度以下的角度傾斜。
12.—種氮化鎵系半導體器件，其特征在于， 包括氧化鎵支撐基體，具有包含單斜晶系氧化鎵的主面；和包含III族氮化物的層疊結構， 所述層疊結構包括緩沖層，設置在所述氧化鎵支撐基體的所述主面上且包含III族氮化物；和第一外延層，設置在所述緩沖層上且包含第一氮化鎵系半導體；并且所述氧化鎵支撐基體的所述主面相對于所述單斜晶系氧化鎵的(100)面以2度以上且 4度以下的角度傾斜。
13.如權利要求12所述的氮化鎵系半導體器件，其特征在于，所述層疊結構還包括設置在所述緩沖層上且包含第二氮化鎵系半導體的第二外延層和設置在所述第一外延層與所述第二外延層之間的有源層； 所述氧化鎵晶片具有導電性； 所述第一外延層具有第一導電性；所述第二外延層具有與所述第一導電性相反的第二導電性； 所述有源層具有量子阱結構； 該氮化鎵系半導體器件為半導體發(fā)光器件。
14.如權利要求12所述的氮化鎵系半導體器件，其特征在于，所述層疊結構還包括設置在所述氧化鎵支撐基體上的第二外延層； 所述第二外延層與所述第一外延層形成異質結； 所述第二氮化鎵系半導體的帶隙大于所述第一氮化鎵系半導體的帶隙； 通過所述異質結在所述第一外延層與所述第二外延層的界面上生成二維電子氣； 該氮化鎵系半導體器件為二維電子氣晶體管。
15.如權利要求12所述的氮化鎵系半導體器件，其特征在于， 還包括源極區(qū)域，包含第一導電性的氮化鎵系半導體區(qū)域；和阱區(qū)域，包含第二導電性的氮化鎵系半導體區(qū)域且將所述源極區(qū)域與所述第一外延層隔開；并且所述氧化鎵支撐基體具有導電性； 所述第一外延層具有第一導電性； 該氮化鎵系半導體器件為垂直型場效應晶體管。
16.如權利要求12至15中任一項所述的氮化鎵系半導體器件，其特征在于，所述層疊結構的最上層的主面的表面粗糙度(RMS)在5微米見方的范圍內為0. 5nm以下。
17.一種氮化鎵系半導體器件的制作方法，其特征在于， 包括如下步驟準備具有包含單斜晶系氧化鎵的主面的氧化鎵晶片的步驟； 在所述氧化鎵晶片的所述主面上生長包含III族氮化物的緩沖層的步驟；和在所述緩沖層上生長包含第一氮化鎵系半導體的第一外延層的步驟；并且所述氧化鎵晶片的所述主面相對于所述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。
18.如權利要求17所述的氮化鎵系半導體器件的制作方法，其特征在于，所述緩沖層的生長溫度為攝氏400度以上且攝氏600度以下。
19.一種氧化鎵晶片，具有包含單斜晶系氧化鎵的主面，其特征在于，所述氧化鎵晶片的所述主面相對于所述單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。
20.如權利要求19所述的氧化鎵晶片，其特征在于，所述氧化鎵晶片的所述主面的傾斜方向為所述單斜晶系氧化鎵的
軸的方向。
全文摘要
本發(fā)明提供一種氮化鎵系半導體器件，其包含設置在氧化鎵晶片上且具有平坦的c面的氮化鎵系半導體膜。發(fā)光二極管LED包括氧化鎵支撐基體(32)，具有包含單斜晶系氧化鎵的主面(32a)；和包含III族氮化物的層疊結構(33)。層疊結構(33)的半導體臺面包含低溫GaN緩沖層(35)、n型GaN層(37)、量子阱結構的有源層(39)和p型氮化鎵系半導體層(37)。p型氮化鎵系半導體層(37)例如包含p型AlGaN電子阻擋層和p型GaN接觸層。氧化鎵支撐基體(32)的主面(32a)相對于單斜晶系氧化鎵的(100)面以2度以上且4度以下的角度傾斜。通過該傾斜，使在氧化鎵支撐基體主面(32a)上外延生長的氮化鎵系半導體具有平坦的表面。
文檔編號H01L21/205GK102308370SQ20108000718
公開日2012年1月4日 申請日期2010年2月4日 優(yōu)先權日2009年2月9日
發(fā)明者中幡英章, 元木健作, 橋本信, 秋田勝史, 藤原伸介 申請人:住友電氣工業(yè)株式會社, 株式會社光波