專利名稱：增益限幅電路的制作方法
技術領域：
本發(fā)明涉及射頻接收器信號處理技術，尤其是涉及放大中頻信號、抑制直流和低
頻信號的增益限幅電路。
背景技術：
傳統(tǒng)增益限幅電路結構，如圖1所示，由若干個具有差分輸入和差分輸出的增益 級依次串聯(lián)連接形成放大，其中第一級增益級具有兩個差分輸入，第一級增益級的第一個 差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出信號通過電阻反饋 給第一增益級的第二個差分輸入，同時第一增益級的第二差分輸入間連接旁路電容，形成 失調補償。如圖2所示的第一級增益級電路圖以及如圖3所示的除第一級以外的增益級電 路，各增益級的電路由NM0S構成。 采用傳統(tǒng)的增益限幅電路，假設增益限幅電路的信號輸入X(S)到信號輸出Y(S) 的增益為72dB、高通-3dB帶寬為160KHz、電阻值為1M歐姆，那么所需要的電容為4nF，所需 電容過大，不能集成到芯片中，需要增加集成電路的管腳和外圍元件。 同時為了實現(xiàn)高增益，各增益級的負載M3、M4的柵源電壓往往很大，通常為2VTH甚 至更高，其中^為閾值電壓，如圖9所示增益級的電源電壓VDD要大于2V^+2V。s以上(約 3個V^以上)電路才能正常工作，其中V。s為漏源電壓。

發(fā)明內容
本發(fā)明旨在解決現(xiàn)有技術的不足，提供可以減少集成電路的芯片管腳及外圍元 件，適用于低壓工作的增益限幅電路。 —種增益限幅電路由N個具有差分輸入和差分輸出的增益級依次串聯(lián)連接，第一
增益級的差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出作為增益
限幅電路的信號輸出端，用于接收反饋的增益級還具有第二差分輸入，第K級增益級的差
分輸出通過反饋環(huán)路反饋給接收反饋的第M級增益級的第二差分輸入信號，K為1到N之
間的任意整數(shù)，M小于等于K，且各個增益級僅被包含在一個反饋環(huán)路中。 其中，所述的反饋環(huán)路可以為RC低通濾波器。 其中，所述的反饋環(huán)路還可以為Gm-C低通濾波器。 其中，所述的反饋環(huán)路還可以為有源RC積分器。 其中，所述的反饋環(huán)路還可以為有源開關電容積分器。 其中，所述的增益級包括NMOS晶體管M1、M2，電阻R1、R2，電源VDD以及第一電流 源，其中NMOS晶體管M1、M2以及電阻Rl、 R2組成差分輸入輸出對，電阻Rl和電阻R2共同 連接到電源VDD， Ml和M2的源極連接第一電流源并接地。 其中，所述的增益級接受反饋還包括NMOS晶體管M3、M4、M3的柵極和M4的柵極作 為第二差分輸入對，M3和M4的漏極連接到差分輸出對，M3和M4的源極連接第二電流源并 接地。
以具有兩個增益級的RC環(huán)路的增益限幅電路為例，假設增益限幅電路的信號輸 入X(S)到信號輸出Y(S)的增益為72dB，高通-3dB帶寬為160KHz，電阻值為1M歐姆、且每 一增益級增益分別為36dB。那么每一級所需要的電容僅為32pF，電容可以集成在增益限幅 電路內部。 通過以上分析可見，本發(fā)明的有益效果是增益限幅電路內部采用多個增益反饋環(huán) 實現(xiàn)失調消除和抑制低頻信號，減小反饋電路中的電容值，可以將電容集成在增益限幅電 路內部，減少了芯片管腳和外圍元件數(shù)目。 同時本發(fā)明的增益限幅電路的增益級中用電阻R1、 R2取代傳統(tǒng)增益級中的NM0S 管作為負載，減少電源VDD到輸出端的壓降，使得增益限幅電路更適合于低壓工作的場合， 如可以適用于中頻接收機。


圖1傳統(tǒng)增益限幅電路結構圖 圖2傳統(tǒng)增益限幅電路的第一級增益級電路圖 圖3傳統(tǒng)增益限幅電路的第一級增益級以外的增益級電路圖 圖4本發(fā)明RC低通濾波器反饋環(huán)路的增益限幅電路結構圖 圖5本發(fā)明具有Gm-C低通濾波器反饋環(huán)路的增益限幅電路結構圖 圖6本發(fā)明具有有源RC積分器反饋環(huán)路的增益限幅電路中增益級電路圖 圖7本發(fā)明增益限幅電路中的增益級電路圖 圖8本發(fā)明增益限幅電路中接受反饋的增益級電路圖 圖9傳統(tǒng)增益限幅電路最小VDD電壓說明圖
具體實施例方式
以下結合附圖對本發(fā)明內容進一步說明。 圖4所示增益限幅電路由4個具有差分輸入和差分輸出的增益級依次串聯(lián)連接， 第一增益級的差分輸入VIP1、 VIM1作為增益限幅電路的信號輸入端X(S)，最后一級增益 級，即第4級，差分輸出VOP、VOM作為增益限幅電路的信號輸出端Y(S)，用于接收反饋的增 益級，即第一增益級、第二增益級還具有第二差分輸入VIP2、 VIM2，第1級增益級的差分輸 出V0P、V0M通過反饋環(huán)路反饋給接收反饋的第1級增益級的第二差分輸入信號VIP2、VIM2， 第4級增益級的差分輸出VOP、VOM通過反饋環(huán)路反饋給接收反饋的第2級增益級的第二差 分輸入信號VIP2、VM2。 其中，所述的反饋環(huán)路可以為RC低通濾波器，如圖4所示。
其中，所述的反饋環(huán)路還可以為Gm-C低通濾波器，如圖5所示。
其中，所述的反饋環(huán)路還可以為有源RC積分器，如圖6所示。 其中，所述的反饋環(huán)路還可以為有源開關電容積分器，開關電容積分器為有源RC 積分器的另外一種實現(xiàn)方式。 其中，所述的增益級，如圖7所示，包括NMOS晶體管Ml、 M2，電阻Rl、 R2，電源VDD 以及第一電流源，其中NMOS晶體管M1、M2以及電阻R1、R2組成差分輸入輸出對，電阻R1和 電阻R2共同連接到電源VDD， Ml和M2的源極連接第一電流源并接地。
其中，所述的接受反饋的第一增益級和第二增益級還包括NM0S晶體管M3、 M4、 M3 的柵極和M4的柵極作為第二差分輸入對，M3和M4的漏極連接到差分輸出對，M3和M4的源 極連接第二電流源并接地。 應該理解到的是上述實施例只是對本發(fā)明的說明，而不是對本發(fā)明的限制，任何 不超出本發(fā)明實質精神范圍內的發(fā)明創(chuàng)造修改、對電路的局部構造的變更、對元器件的類 型或型號的替換等其他非實質性的替換或修改，均落入本發(fā)明保護范圍之內。
權利要求
一種增益限幅電路，其特征在于由N個具有差分輸入和差分輸出的增益級依次串聯(lián)連接，第一增益級的差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出作為增益限幅電路的信號輸出端，用于接收反饋的增益級還具有第二差分輸入，第K級增益級的差分輸出通過反饋環(huán)路反饋給接收反饋的第M級增益級的第二差分輸入信號，K為1到N之間的任意整數(shù)，M小于等于K，且各個增益級僅被包含在一個反饋環(huán)路中。
2. 如權利要求1所述的增益限幅電路，其特征在于所述的反饋環(huán)路為RC低通濾波器。
3. 如權利要求1所述的增益限幅電路，其特征在于所述的反饋環(huán)路為Gm-C低通濾波器。
4. 如權利要求1所述的增益限幅電路，其特征在于所述的反饋環(huán)路為有源RC積分器。
5. 如權利要求1所述的增益限幅電路，其特征在于所述的反饋環(huán)路為有源開關電容積分器。
6. 如權利要求1所述的增益限幅電路，其特征在于所述的增益級包括NMOS晶體管Ml、M2，電阻R1、R2，電源VDD以及第一電流源，其中NM0S晶體管M1、M2以及電阻R1、R2組成差分輸入輸出對，電阻Rl和電阻R2共同連接到電源VDD， Ml和M2的源極連接第一電流源并接地。
7. 如權利要求5所述的增益限幅電路，其特征在于接受反饋的增益級還包括NM0S晶體管M3、 M4、 M3的柵極和M4的柵極作為第二差分輸入對，M3和M4的漏極連接到差分輸出對，M3和M4的源極連接第二電流源并接地。
全文摘要
本發(fā)明提供了一種增益限幅電路由N個具有差分輸入和差分輸出的增益級依次串聯(lián)連接，第一增益級的差分輸入作為增益限幅電路的信號輸入端，最后一級增益級的差分輸出作為增益限幅電路的信號輸出端，用于接收反饋的增益級還具有第二差分輸入，第K級增益級的差分輸出通過反饋環(huán)路反饋給接收反饋的第M級增益級的第二差分輸入信號，K為1到N之間的任意整數(shù)，M小于等于K，且各個增益級僅被包含在一個反饋環(huán)路中。該增益限幅電路可以減少集成電路的芯片管腳及外圍元件，適用于低壓工作。
文檔編號H03G3/20GK101729032SQ20081012191
公開日2010年6月9日 申請日期2008年10月22日 優(yōu)先權日2008年10月22日
發(fā)明者鄭泉智 申請人:杭州士蘭微電子股份有限公司