技術(shù)編號：9201748
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。 S維集成電路（3D-IC)被認為是嵌入更高密度、更高性能電路的應(yīng)用中，非常有 前景的電路集成結(jié)構(gòu)。該種多層集成電路將具有SOI器件的所有優(yōu)勢，特別是隨著它的單 元面積減小，它的電路密度將提高，總互連長度也因為應(yīng)用縱向互連而被縮短，該將使得RC 延遲減小、功耗降低。實現(xiàn)3D-IC的方法就是像=明治結(jié)構(gòu)一樣將功能層堆疊，并在功能層 之間用絕緣層隔離。但是，該樣的方法為改進3D技術(shù)帶來了很多挑戰(zhàn)。首先，最主要的問 題是，如何在絕緣層上生產(chǎn)高質(zhì)量的單晶娃，W便得...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。