技術(shù)編號：8698628
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。伴隨著近年半導(dǎo)體器件的高密度化和高集成化的加速，在半導(dǎo)體集成電路的制造工序中，要求了更精細(xì)的圖案形成。一般的，高密度化和高集成化的半導(dǎo)體器件，需要在襯底上設(shè)置多層層疊的互連層，所述互連層中包括用于實(shí)現(xiàn)互連的互連線，所述互連線設(shè)置于絕緣電介質(zhì)中。構(gòu)成這樣的半導(dǎo)體器件的互連層在制造工序中的曝光工序中各自被精細(xì)的圖案化是必不可少的。這時，設(shè)置圖案掩膜的襯底表面具有凹凸不平的話，就會產(chǎn)生曝光工序的解像度降低無法形成精細(xì)圖案的問題。在CMP中也是，在某一層互連層中，...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。