技術編號：8024550
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。技術領域本發(fā)明涉及一種電路布局方法與相關電路，尤其涉及一種能依據現有兩 相鄰輸入/輸出電路單元之間及/或一輸入/輸出電路單元與一角落單元之間 的空間來置入靜電放電防護電路單元的靜電放電防護設計方法與相關電路。背景技術隨著互補型金屬氧化物半導體(Complementary Meta卜0xide Semiconductor, CMOS)工藝技術發(fā)展至深次微米、奈米階段，集成電路效 能也因此不斷的提升，因此如今已有許多集成電路以CMOS導入量產。更先 進的工藝技術，即集成電路中組件尺寸縮小、更薄柵極氧化層(Gate-Ox...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。