技術(shù)編號(hào)：7823709
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。專利摘要本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，為實(shí)現(xiàn)對(duì)寄生帶來(lái)的影響的補(bǔ)償，大幅度提高累加器的有效累加級(jí)數(shù)，同時(shí)不過(guò)多地增加電路的面積和功耗。為此，本發(fā)明采取的技術(shù)方案是，應(yīng)用于TDI型CMOS圖像傳感器的模擬累加器，包括運(yùn)算放大器、N+1級(jí)積分器、采樣開(kāi)關(guān)、積分開(kāi)關(guān)，還包括兩個(gè)正反饋電容，一個(gè)正反饋電容連接在運(yùn)算放大器的正輸入端與正輸出端之間，另一個(gè)正反饋電容連接在運(yùn)算放大器的負(fù)輸入端與負(fù)輸出端之間。本發(fā)明主要應(yīng)用于集成電路設(shè)計(jì)。專利說(shuō)明應(yīng)用于TDI型CMOS圖像傳感器的模擬累加器 技術(shù)領(lǐng)域 [0001] 本發(fā)明涉及集...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。