技術編號：7802044
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明公開了一種基于FPGA的同步脈沖抖動抑制方法及系統(tǒng)，通過先記錄外部脈沖到達時刻，并緩沖在FPGA片上BlockRAM，然后預測下一個同步脈沖到達時刻，并依此觸發(fā)產(chǎn)生本地同步脈沖，實現(xiàn)抖動消除，可同時滿足縮短捕捉時間和高抖動抑制，提高了再生同步脈沖的抖動性能和穩(wěn)定性，適用于對中低頻同步信號處理，且實時性要求較高的場合。專利說明基于FPGA的同步脈沖抖動抑制方法及系統(tǒng)[0001]本發(fā)明涉及一種基于FPGA的同步脈沖抖動抑制方法及系統(tǒng)，屬于數(shù)據(jù)采集、通信和...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。