技術(shù)編號(hào)：7538825
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明關(guān)于一種用于上拉晶體管的柵極控制電路，尤指一種用于高電壓輸入的上拉晶體管的柵極控制電路。背景技術(shù) 圖1示意性地顯示了一已知上拉晶體管電路，在此電路中，PMOS上拉晶體管MPU1的源極端S和其基底B連接在一起，然后被連接至電源電位Vdd，晶體管MPU1的柵極端G被連接至Vss，而晶體管MPU 1的漏極端D被連接至NMOS晶體管MN1的漏極端D，晶體管MN1的基底B被連接至Vss，晶體管MN1的柵極端G被連接至電源電位Vdd，而晶體管MN1的源極端S被連...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類(lèi)技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。