技術(shù)編號：7526061
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本申請涉及保持外部時鐘和內(nèi)部時鐘之間的同步的延遲鎖相環(huán)電路和采 用該延遲鎖相環(huán)電路的顯示裝置。背景技術(shù)應(yīng)用在時鐘同步系統(tǒng)中的時鐘發(fā)生器是用于保持外部數(shù)據(jù)(比如外部時 鐘)和內(nèi)部時鐘之間的同步不可缺少的組成電路，如由延遲鎖相環(huán)電路(下文中將稱作"DLL，，)表示的。即使在DLL中所包括的電路之中，調(diào)整相移 (phase shift)的延遲控制線也是用于確定DLL的最大操作頻率或輸出抖動 的主要部份(例如參見JP-A-2005-006146 (專利文件1 ))...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。