技術(shù)編號：7522887
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及脈沖信號占空比調(diào)制電路，尤其涉及一種用于在保持低噪聲條件下恢復(fù)占空比達(dá)50%的恢復(fù)電路。背景技術(shù)許多電子系統(tǒng)需要一個占空比很好的時鐘，通常需要在50%士5%以內(nèi)。如圖1所示，由于輸入時鐘來自芯片外部，可能經(jīng)過較長的PCB走線，到達(dá)芯片的輸入時鐘信號的占空比可能會偏離50%，特別是時鐘頻率較高的系統(tǒng)。把輸入時鐘信號作為鎖相環(huán)(PLL)的參考就可以生成一個頻率與其一致的時鐘， 該時鐘的占空比可以做到理想的50%左右。但由PLL產(chǎn)生的時鐘信號往往會有較...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。