專利名稱：一種低噪聲的占空比恢復(fù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及脈沖信號占空比調(diào)制電路，尤其涉及一種用于在保持低噪聲條件下恢復(fù)占空比達(dá)50%的恢復(fù)電路。
背景技術(shù)：
許多電子系統(tǒng)需要一個(gè)占空比很好的時(shí)鐘，通常需要在50%士5%以內(nèi)。如圖1所示，由于輸入時(shí)鐘來自芯片外部，可能經(jīng)過較長的PCB走線，到達(dá)芯片的輸入時(shí)鐘信號的占空比可能會偏離50%，特別是時(shí)鐘頻率較高的系統(tǒng)。把輸入時(shí)鐘信號作為鎖相環(huán)(PLL)的參考就可以生成一個(gè)頻率與其一致的時(shí)鐘， 該時(shí)鐘的占空比可以做到理想的50%左右。但由PLL產(chǎn)生的時(shí)鐘信號往往會有較大的抖動， 在一些應(yīng)用中不能滿足系統(tǒng)要求。在占空比的調(diào)制恢復(fù)問題上，著眼于應(yīng)用該鎖相環(huán)PPL 的反饋信號D和參考時(shí)鐘C，是能夠有望做到到達(dá)芯片的輸入時(shí)鐘信號的占空比保持50% 的。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的是提出一種低噪聲的占空比恢復(fù)電路，以獲得低噪聲狀態(tài)下理想的50%左右的占空比。本發(fā)明目的的一種實(shí)現(xiàn)方案為
一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個(gè)版本，且基于鎖相環(huán)的反饋信號D和參考時(shí)鐘C構(gòu)成，其特征在于對于下降沿對準(zhǔn)，觸發(fā)器的輸出
滿足=斤；對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足=斤。進(jìn)一步地，所述觸發(fā)器的數(shù)據(jù)端預(yù)置有可切換的1或0。應(yīng)用本發(fā)明的技術(shù)方案，其顯著優(yōu)點(diǎn)體現(xiàn)為可以將時(shí)鐘的占空比恢復(fù)到理想的 50%左右，同時(shí)又能保證至少有上升延或下降延中的一個(gè)具有低噪聲性能，而且電路簡單， 成本低。


圖1是傳統(tǒng)芯片外部時(shí)鐘信號經(jīng)PCB走線后占空比嚴(yán)重偏離的示意圖； 圖2是本發(fā)明恢復(fù)電路在下降沿對準(zhǔn)一優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖3是本發(fā)明恢復(fù)電路在上升沿對準(zhǔn)一優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖； 圖4是本發(fā)明恢復(fù)電路在下降沿對準(zhǔn)一較佳實(shí)施例的結(jié)構(gòu)示意圖； 圖5是本發(fā)明恢復(fù)電路在上升沿對準(zhǔn)一較佳實(shí)施例的結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下便結(jié)合實(shí)施例附圖，對本發(fā)明的具體實(shí)施方式
作進(jìn)一步的詳述，以使本發(fā)明技術(shù)方案更易于理解、掌握。本發(fā)明為調(diào)制獲得低噪聲的50%左右的占空比，創(chuàng)新提出了一種占空比恢復(fù)電路。其包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩部分，且基于鎖相環(huán)的反饋信號D和參考時(shí)鐘C構(gòu)成，其中該恢復(fù)電路實(shí)際有效只在上升沿對準(zhǔn)或下降沿對準(zhǔn)中的一個(gè)具有低噪聲性能。從優(yōu)選實(shí)施例的具體方案來看，如圖2所示，是本發(fā)明恢復(fù)電路下降沿對準(zhǔn)的電路示意圖。其原理說明如下。鎖相環(huán)的反饋信號D具有50%占空比但抖動大，鎖相環(huán)的參考時(shí)鐘C抖動低但占空比差。鎖相環(huán)的鑒頻鑒相器PFD可以使D信號和C信號的上升沿或者下降沿對準(zhǔn)。對于下降沿對準(zhǔn)的PFD，根據(jù)下降沿對準(zhǔn)的要求通過真值表可計(jì)算得到邏輯公式
Q^1 ^ DmOs +CmQk。進(jìn)而得到如圖2所示的優(yōu)選實(shí)施例電路圖。通過邏輯選擇電路，使
D的上升沿和C的下降沿分別控制觸發(fā)器的翻轉(zhuǎn)，也就是輸出Q的下降沿由D決定而上升沿有C決定。如圖3所示，是本發(fā)明恢復(fù)電路上升沿對準(zhǔn)的電路示意圖。其原理說明如下。鎖相環(huán)的反饋信號D具有50%占空比但抖動大，鎖相環(huán)的參考時(shí)鐘C抖動低但占空比差。鎖相環(huán)的鑒頻鑒相器PFD可以使D信號和C信號的上升沿或者下降沿對準(zhǔn)。對于上升沿對準(zhǔn)的PFD，根據(jù)上升沿對準(zhǔn)的要求通過真值表可計(jì)算得到邏輯公式
ρ"1 = +Cgi。進(jìn)而得到如圖3所示的優(yōu)選實(shí)施例電路圖。通過邏輯選擇電路，使
D的下降沿和C的上升沿分別控制觸發(fā)器的翻轉(zhuǎn)，也就是輸出Q的上升沿由D決定而下降沿有C決定。再從本發(fā)明一改進(jìn)的電路結(jié)構(gòu)來看，如圖4和圖5所示。改進(jìn)的電路通過在觸發(fā)器數(shù)據(jù)端預(yù)置數(shù)，無需等待數(shù)據(jù)穩(wěn)定，因此可以顯著提高占空比恢復(fù)電路的工作頻率。由于觸發(fā)器輸入數(shù)據(jù)由輸出反饋決定，如果在時(shí)鐘上升沿來到時(shí)反饋信號還沒有穩(wěn)定就可能導(dǎo)致錯(cuò)誤狀態(tài)，限制了工作頻率。在數(shù)據(jù)端提前選擇輸出信號相反的邏輯可以消除原始版本所需的等待時(shí)間。如果輸出Q為低則數(shù)據(jù)端切換為高。反之，如果輸出Q為高則數(shù)據(jù)端切換為低。時(shí)鐘端操作和原始版本相似，每當(dāng)輸出翻轉(zhuǎn)立即切換到另一組輸入，等待其上升沿的到來觸發(fā)下一組輸出翻轉(zhuǎn)。綜上所述可見，應(yīng)用本發(fā)明的技術(shù)方案，其顯著優(yōu)點(diǎn)體現(xiàn)為可以將時(shí)鐘的占空比恢復(fù)到理想的50%左右，同時(shí)又能保證至少有上升延或下降延中的一個(gè)具有低噪聲性能， 而且電路簡單，成本低。
權(quán)利要求
1.一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個(gè)版本， 且基于鎖相環(huán)的反饋信號D和參考時(shí)鐘C構(gòu)成，其特征在于對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足= +C.ρ ；對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足= BmQ" +C 。
2.如權(quán)利要求1所述的一種低噪聲的占空比恢復(fù)電路，其特征在于所述觸發(fā)器的數(shù)據(jù)端預(yù)置有可切換的1或0。
全文摘要
本發(fā)明揭示了一種低噪聲的占空比恢復(fù)電路，包含上升沿對準(zhǔn)電路和下降沿對準(zhǔn)電路兩個(gè)版本，且基于鎖相環(huán)的反饋信號D和參考時(shí)鐘C構(gòu)成，其特點(diǎn)為對于下降沿對準(zhǔn)，觸發(fā)器的輸出滿足；對于上升沿對準(zhǔn)，觸發(fā)器的輸出滿足。應(yīng)用本發(fā)明的技術(shù)方案，其顯著優(yōu)點(diǎn)體現(xiàn)為可以將時(shí)鐘的占空比恢復(fù)到理想的50%左右，同時(shí)又能保證至少有上升延或下降延中的一個(gè)具有低噪聲性能，而且電路簡單，成本低。
文檔編號H03L7/08GK102420604SQ20111037867
公開日2012年4月18日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者何德軍, 劉揚(yáng), 周之栩, 應(yīng)峰, 牟陟 申請人:思瑞浦(蘇州)微電子有限公司