技術編號：7521604
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于電子電路，尤其涉及一種遲滯比較電路及芯片。背景技術集成電路設計及數(shù)據(jù)通訊接收過程中，遲滯比較電路有著非常廣泛的應用。遲滯比較電路可以去除噪聲的干擾，實現(xiàn)信號波形的整形及波形變換。目前，常用的遲滯比較電路由兩個比較器CMP1、CMP2及一個RS鎖存器構成，其中該比較器可以為兩級開環(huán)運放結構，也可以為差分對稱輸入比較器結構。其原理為當輸入信號低于基準參考電壓VL時，CMP2比較器翻轉輸出高電平，RS鎖存器通過其S端置位，而在恢復過程中，只有輸入信號高...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。