技術編號：7521200
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及鎖相環(huán)，尤其涉及分段式(segmented)。背景技術對于一個傳統的整數倍鎖相環(huán)(PLL)，如果需要輸出頻率的精度更精細，其中一種方法是將輸入頻率預先除頻以降低基準頻率。由于輸出頻率是輸入頻率的整數(N)倍，較慢的基準頻率可以產生較精細的頻率精度。使用這種方法時，因為環(huán)路帶寬不應大大超過基準頻率的10%，所以會減少可達到的最大的PLL帶寬。降低環(huán)路帶寬會犧牲VCO的相位噪聲，并且由于在環(huán)路濾波器中需要使用較大的電容，從而增加了布線面積。另一種在整...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。