技術編號：7517513
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種模數轉換器-鎖相環(huán)的采樣相位的技術，特別涉及一種利用周期性數字信號之間的移動數據數作為采樣相位的校準依據的技術。背景技術模數轉換器-鎖相環(huán)(ADC-PLL)在進行采樣時會受到頻率抖動(clock jitter) 的干擾，進而影響采樣所得的數字信號的質量。因此，便需對模數轉換器-鎖相環(huán)的采樣相位進行校準，以正確地對模擬信號進行采樣。圖1是現有的頻率抖動對于ADC-PLL的采樣影響的示意圖，請參照圖1，ADC-PLL 于圖1中對模擬信號S進行采樣...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。