技術(shù)編號：7513082
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及鎖相環(huán)技術(shù)，特別是涉及一種自偏置鎖相環(huán)。 背景技術(shù)鎖相環(huán)(PLL， Phase Locked Loop )被廣泛應(yīng)用于系統(tǒng)級芯片(SOC, System onChip)中，以構(gòu)成頻率合成器、時鐘發(fā)生器等。圖l為一種鎖相環(huán)的基本結(jié) 構(gòu)，鑒頻鑒相器(PFD， Phase Frequency Detector) lO檢測輸入信號Fref和反饋 信號Ffb的頻差和相差，產(chǎn)生脈沖控制信號UP、 DN送入電荷泵(CP， charge pump) 20;在電荷...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。