技術編號：7509747
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及通過在待機時切斷供給電路的電源來實現(xiàn)低電耗的MOS型半導體集成電路裝置。背景技術 最近在半導體產(chǎn)業(yè)界，隨著攜帶用電子設備市場的擴大，期望實現(xiàn)低電耗的半導體集成電路裝置。作為決定半導體集成電路裝置電耗的主要原因，可列舉有源時即動作時的消耗電流，以及不動作期間即待機時的漏電流。另外，MOS晶體管等的半導體元件中的待機時的漏電流，包含晶體管的截止漏電流與柵漏電流。圖1示出謀求低電耗的以往的半導體集成電路裝置的一部分的構成圖。該電路具有，級聯(lián)連接的2個C...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。