技術(shù)編號(hào)：7507714
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種在由多個(gè)源極和基板分離的MOS晶體管構(gòu)成的各種半導(dǎo)體集成電路中，抑制其動(dòng)作速度離差的技術(shù)。背景技術(shù) 由MOS晶體管構(gòu)成的半導(dǎo)體集成電路，伴隨著制造工藝的精細(xì)化而導(dǎo)致晶體管耐壓能力的下降，以及從節(jié)電的需要出發(fā)要求能在更低的電壓中動(dòng)作。可是，一般地說(shuō)，由于晶體管的臨界值電壓、氧化膜厚、遷移率、加工精度這些制造工藝的離差以及環(huán)境溫度的變化等，愈是進(jìn)行低電壓動(dòng)作，半導(dǎo)體集成電路的動(dòng)作速度離差就愈大。這種動(dòng)作速度離差，引起半導(dǎo)體集成電路的合極率下降，帶...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無(wú)完整電路圖，適合研究學(xué)習(xí)。