技術(shù)編號(hào)：7505550
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種具有輸出緩沖電路或輸入輸出緩沖電路的半導(dǎo)體裝置，特別涉及輸出端子或輸入輸出端子被施加比自身的電源電壓高的電壓的信號(hào)的半導(dǎo)體裝置。背景技術(shù) 近年來，以CMOS結(jié)構(gòu)的半導(dǎo)體集成電路(以下稱為L(zhǎng)SI)為中心，伴隨微細(xì)化等的發(fā)展，LSI的驅(qū)動(dòng)電源電壓正在向低壓化發(fā)展。但是，向低壓化發(fā)展的狀況因LSI的產(chǎn)品領(lǐng)域而不同，所以在構(gòu)成系統(tǒng)時(shí)，產(chǎn)生必須組合構(gòu)成電源電壓不同的多個(gè)LSI的情況。因此，如果能夠直接連接以相互不同的電源電壓動(dòng)作的LSI的各個(gè)端子將非常...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。