技術(shù)編號：7229520
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明有關(guān)于一種包括互補式金屬氧化物半導(dǎo)體(CMOS)與金屬 氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的集成電路半導(dǎo)體裝置的制造 方法，且特別有關(guān)于一種混合信號裝置(例如模擬與數(shù)字混合裝置)及 其制造方法，借此，可同時最佳化補償(offset)間隙壁寬度以改善模擬 及數(shù)字CMOS裝置的性能，例如改善系統(tǒng)芯片(SOC)的性能。背景技術(shù)隨著對于嵌入式記憶結(jié)構(gòu)、混合信號電路、及系統(tǒng)芯片集成電路的 需求日益增加，在單一晶粒(die)中形成多重(multiple)晶...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。