技術(shù)編號：7227838
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及半導(dǎo)體制造，特別涉及一種刻蝕工藝條件的檢 驗及優(yōu)化方法。背景技術(shù)隨著超大規(guī)模集成電路的迅速發(fā)展，芯片的集成度越來越高，元器 件的尺寸越來越小，因器件的高密度、小尺寸引發(fā)的各種效應(yīng)對半導(dǎo)體 工藝制作結(jié)果的影響日益突出，對工藝的要求也更為嚴格。此時，在先 工藝的偏差對在后工藝的影響也更為嚴重。以刻蝕工藝為例，當在其前面進行的材料層沉積工藝出現(xiàn)不一致時， 如，可能在批與批之間，同一批的不同襯底之間，甚至發(fā)生在同一襯底 的不同位置之間，所沉積的材料層的厚...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。