技術編號：7227830
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路制造，特別涉及一種超淺結阻值檢測 方法及膜層阻值檢測方法。背景技術超大規(guī)模集成電路(VLSI)和特大規(guī)模集成電路(ULSI)快速發(fā)展， 對器件制造工藝提出更高要求，尤其，隨著器件特征尺寸進入65納米及 以下工藝，對器件超淺結的要求日益增加，從業(yè)者感到前所未有的挑戰(zhàn)。 此挑戰(zhàn)表現(xiàn)在在要求超淺結尺寸的同時，形成所述超淺結的摻雜層還 必須具有低電阻。為形成滿足上述要求的超淺結，業(yè)界通常對源/漏摻雜、 體內和溝道內#^雜予以更多的關注，如2004...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。