技術編號：7217253
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及集成電路封裝技術，尤其是一種，本發(fā)明針對高積集度的打線封裝產(chǎn)品，能夠避免其特定的信號受其他信號干擾。參閱附圖說明圖1，圖1顯示傳統(tǒng)集成電路晶片部分打線的示意圖。如圖1所示，傳統(tǒng)集成電路晶片封裝的配置包括一電路板10、一晶片12及金線14A、14B、14C，晶片12上具有復數(shù)接合墊16A、16B、16C，分別用以輸出各種信號，包括致能信號、時脈信號、電源信號、接地信號等。上述信號分別藉由對應的金線14A、14B、14C傳送至電路板10上的接點17A...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。