技術(shù)編號：7213081
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導體結(jié)構(gòu)，更具體地涉及一種包括位于半導體襯底表面上的至少一個nFET和至少一個pFET的互補金屬氧化物半導體(CMOS)結(jié)構(gòu)。根據(jù)本發(fā)明，nFET和pFET均包括至少單一柵極金屬，且nFET柵極疊層被設(shè)計為具有沒有凈負電荷的柵極電介質(zhì)疊層，而pFET柵極疊層被設(shè)計為具有沒有凈正電荷的柵極電介質(zhì)疊層。本發(fā)明還提供一種形成該CMOS結(jié)構(gòu)的方法。背景技術(shù) 在當前的互補金屬氧化物半導體(CMOS)技術(shù)中，典型地采用多晶硅柵極。利用多晶硅柵極的一個缺...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。