技術(shù)編號：7205317
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種。 背景技術(shù)半導體集成電路，尤其是使用MOS (Metal Oxide Semiconductor ；金屬氧化物半導 體)晶體管的集成電路，有不斷高集成化的趨勢。隨此高集成化，其中所用的MOS晶體管 的微細化已進化到納米(nano)領域。MOS晶體管的微細化愈加進化，漏泄電流的抑制愈加 困難，為確保所需電流量，而有難于縮小電路占有面積的問題。為解決此問題，遂有對于襯 底將源極、柵極、漏極配置于垂直方向，由柵極包圍柱狀半導體層的構(gòu)造的環(huán)繞柵極晶...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。