技術(shù)編號(hào)：7188961
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體集成電路器件的制造技術(shù)，具體涉及能有效地應(yīng)用于具有柵極長度，即柵電極的寬度小于0.1μm的短溝道MIS(金屬絕緣體半導(dǎo)體)的半導(dǎo)體集成電路器件的技術(shù)。背景技術(shù) 柵極長度小于0.07μm的MIS晶體管中柵極絕緣膜的膜厚度假定小于1.2nm。然而，使柵極絕緣膜中使用的常規(guī)氧化硅膜變薄將使漏電流超過10A/cm2，這樣便增加了待機(jī)電流，產(chǎn)生問題。因此，進(jìn)行了試驗(yàn)，使用具有較高相對(duì)介電常數(shù)的絕緣膜(下文稱做高介電常數(shù)絕緣膜)，例如把相對(duì)介電常數(shù)約為...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。