技術(shù)編號：7181879
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明的實施例涉及一種半導體器件及制造半導體器件的方法。背景技術(shù)在金屬氧化物半導體(M0S)晶體管中，可以包括形成在硅半導體襯底之上和/或 上方的場效應晶體管(FET)、柵極氧化物層和/或柵電極。源極和/或漏極區(qū)可以形成在位 于柵電極的相對側(cè)的半導體襯底之上和/或上方。具有相對低濃度的輕摻雜漏極(LDD)區(qū) 可以形成在源極和/或漏極區(qū)內(nèi)側(cè)之上和/或上方。根據(jù)溝道類型，MOS晶體管可以分為N 型MOS晶體管和/或P型MOS晶體管。MOS晶體管的每個溝道可形成...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。