技術編號：7167980
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體制造工藝，尤其涉及一種。背景技術半導體器件尺寸的不斷縮小是推動集成電路制造技術改進的主要因素。由于調整柵氧化物層的厚度和源/漏極的結深度的限制，很難將常規(guī)的平面MOSFET器件縮小至32nm以下的工藝，因此，已經開發(fā)出多柵極場效應晶體管(Mult1-Gate M0SFET)。多柵極場效應晶體管是一種將多個柵極并入到單個器件的M0SFET，這意味著，溝道在多個表面上被多個柵極包圍，因此能夠更好地抑制“截止”狀態(tài)的漏電流。此外，多柵極場效應晶體...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。