技術(shù)編號：7146573
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路領(lǐng)域，特別是涉及一種具有對芯片內(nèi)部低噪聲干擾的靜電放電防護電路。背景技術(shù)現(xiàn)行的半導體芯片的輸入/輸出端口以及電源端口處均會設置靜電放電(ESD)保護電路，以防護半導體芯片免于外界靜電所產(chǎn)生的高電壓破壞。一個常見的ESD防護電路及其邦定(Bonding)線有效電路如圖I所示，其中，左半部分為ESD防護電路，右半部分是芯片內(nèi)部的焊盤(PAD)通過Bonding線連接到封裝引腳(PIN腳)的等效電路圖。該ESD防護電路由二極管連接的PMOS管P...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。