技術(shù)編號：7062695
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本文討論的實施例涉及一種。背景技術(shù)隨著半導(dǎo)體器件的小型化和高度集成化，由于溝道雜質(zhì)的統(tǒng)計波動所導(dǎo)致的晶體管閾值電壓的波動變得明顯。閾值電壓是決定晶體管性能的重要參數(shù)之一，并且為了制造高性能和高可靠性的半導(dǎo)體器件，減小由于雜質(zhì)的統(tǒng)計波動所導(dǎo)致的閾值電壓的波動至關(guān)重要。作為減少由于統(tǒng)計波動所導(dǎo)致的閾值電壓波動的一項技術(shù)而提出了這樣的技術(shù)在具有陡峭的雜質(zhì)濃度分布的高摻雜溝道雜質(zhì)層上形成非摻雜外延硅層。 以下為相關(guān)示例美國專利第6，482，714號；美國專利公開第...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。