技術(shù)編號：7050345
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及ー種具有埋入式字元線的動態(tài)隨機存取存儲器(DRAM)結(jié)構(gòu)及其制造方法，尤其涉及ー種集成電路(integrated circuit, IC)結(jié)構(gòu)及其制造方法。背景技術(shù)現(xiàn)有技術(shù)的DRAM單元包括電晶體及與其耦合的電容器。當DRAM的集積度(integration degree)增加而超過一定程度時,傳統(tǒng)平面電晶體的通道長度縮減而造成短通道效應，其包括汲極感應能障降低效應(drain-induced barrier lowering, DIBL)等。元...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。