技術編號：7029838
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本實用新型揭示了一種半導體器件，包括襯底，所述襯底至少包括有N阱及STI；所述襯底上形成有柵極多晶硅，所述柵極多晶硅覆蓋部分所述N阱及部分STI；所述N阱上形成有第一應力層和第二應力層，所述第一應力層覆蓋所述柵極多晶硅位于所述N阱上的部分；所述第二應力層覆蓋所述第一應力層外的其他區(qū)域；其中，所述第一應力層在L方向提供壓應力，所述第二應力層在W方向提供拉應力。本器件能夠進一步提升PMOS的遷移率，從而提高器件的性能。專利說明半導體器件[0001]本實用新型涉...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。