技術(shù)編號(hào)：7029396
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本申請(qǐng)案涉及一種垂直DMOS場(chǎng)效晶體管(FET)。背景技術(shù)與集成電路中的 橫向晶體管相比，功率金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFET)通常用以處置高功率電平。圖5展示典型M0SFET，其使用垂直擴(kuò)散MOSFET結(jié)構(gòu)，也稱(chēng)為雙擴(kuò)散 MOSFET 結(jié)構(gòu)(DM0S 或 VDM0S)。如(例如)圖5中所示，在N+襯底415上，形成有N-外延層，其厚度及摻雜通常確定裝置的電壓額定值。從頂部到外延層410內(nèi)，形成有由P摻雜區(qū)域420包圍的N+摻雜的左及右源極區(qū)域43...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。