技術(shù)編號：7012690
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明一般涉及利用絕緣體上硅(SOI)高帶寬電路的方法、集成電路結(jié)構(gòu)以及設(shè)計結(jié)構(gòu)，特別地，涉及利用離子注入結(jié)合圍繞有源結(jié)構(gòu)而形成的柵格(lattice)溝槽以消除晶片與氧化物層之間的電荷層的形成的實施例。背景技術(shù)如同Kerr 等人在 IEEE, 2008 所發(fā)表的 “ Identif ication of RF HarmonicDistortion on Si Substrates and its Reduction Using a Trap-Rich L...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。