技術編號：7005568
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明設計半導體集成電路制造領域，特別是涉及一種半導體器件結構。本發(fā)明還涉及一種半導體器件結構的制作方法。背景技術超級結結構的器件通過P/N交替配列的結構來代替?zhèn)鹘yVDMOS(垂直雙擴散金屬-氧化物半導體場效晶體管)中的N漂移區(qū)，結合業(yè)內熟知的VDMOS工藝，制作得到超級結結構的MOSFET (金屬-氧化層-半導體-場效晶體管)，它能在反向擊穿電壓與傳統的VDMOS 一致的情況下，通過低電阻率的外延層，使器件的導通電阻大幅降低。P溝槽中P型雜質的載流子分布...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。