技術(shù)編號：7004955
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明屬于三維集成電路和微傳感器芯片系統(tǒng)領(lǐng)域，特別涉及。背景技術(shù)在過去四十多年里，集成電路按“Moore定律”高速發(fā)展，即每隔18個月，集成電路的集成度、功能和性能提升一倍。集成電路的發(fā)展是通過不斷地縮小晶體管的特征尺寸來實現(xiàn)。然而，目前集成電路的特征尺寸已經(jīng)進(jìn)入到納米級別，逐漸逼近物理極限，而且使集成電路在設(shè)計、制造和成本等方面都遇到了難以逾越的發(fā)展瓶頸。集成電路的總延時包括晶體管延時和互連延時，其中互連延時主要為全局互連延時。隨著特征尺寸的縮小，晶體管...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。