技術(shù)編號：6998804
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體器件，特別是涉及可以在使用SOI(絕緣體基外延硅)襯底或SON(Silicon On Nothing空洞基外延硅)襯底的系統(tǒng)LSI中使用的技術(shù)。然而，在SOI上邊形成的MOS晶體管，要形成溝道的體區(qū)域的電位常常會產(chǎn)生由懸浮所引起的特異的動作現(xiàn)象。人們把這種現(xiàn)象叫做襯底浮置效應(yīng)。襯底浮置效應(yīng)，將成為半導(dǎo)體元件中的漏電流或閾值電壓變動的原因。因此，SOI上邊的MOS晶體管，對于對漏電流或閾值電壓要求高度控制性的電路，例如DRAM單元陣列或讀出放...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。