技術(shù)編號：6990743
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明通常涉及用于形成晶體管的半導(dǎo)體エ藝，并且，更特別地，涉及用于增加半導(dǎo)體襯底上布圖密度的エ藝。相關(guān)技術(shù)的描述例如平面晶體管的晶體管已經(jīng)是集成電路的核心幾十年。在使用晶體管期間，通過在エ藝開發(fā)方面的進(jìn)步和對增加特征密度的需要，單個晶體管的大小已經(jīng)穩(wěn)步減小。當(dāng)前的按比例縮小利用32nm的技術(shù)，而開發(fā)向22nm的技術(shù)進(jìn)步。用來在NMOS和PMOS結(jié)構(gòu)之間連接的金屬I (Ml)的垂直線路在標(biāo)準(zhǔn)的晶體管單元設(shè)計(jì)中是重要的。Ml垂直線路可以連接與底層活動面積接觸的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。