技術(shù)編號：6956173
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明構(gòu)思涉及具有器件隔離結(jié)構(gòu)的半導(dǎo)體器件，更具體地說，涉及能夠抑制晶 體管特性的劣化的具有器件隔離結(jié)構(gòu)的半導(dǎo)體器件以及形成所述半導(dǎo)體器件的方法。背景技術(shù)在高度集成半導(dǎo)體器件中，在半導(dǎo)體基底上形成器件隔離層，以使半導(dǎo)體器件電 隔離?？赏ㄟ^形成溝槽并利用介電材料填充所述溝槽來形成器件隔離層同時(shí)，在利用介電 材料填充溝槽之前，可在溝槽的內(nèi)壁上形成內(nèi)襯(liner)氮化硅，以減輕在溝槽的內(nèi)壁處 產(chǎn)生的應(yīng)力?？稍谄渖闲纬捎衅骷綦x層的半導(dǎo)體基底上形成MOS晶體管。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。