技術(shù)編號(hào):6946206
提示:您尚未登錄,請(qǐng)點(diǎn) 登 陸 后下載,如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ,登陸完成后,請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體,尤其涉及一種側(cè)墻及MOS晶體管的形成方法。 背景技術(shù)隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展,為了達(dá)到更快的運(yùn)算速度、更大的數(shù)據(jù)存儲(chǔ)量以及更多的功能,集成電路晶片朝向更高的元件密度、高集成度方向發(fā)展。在集成度不斷提高的同時(shí),在單位面積內(nèi)容納的晶體管數(shù)目也不斷增加?,F(xiàn)有在高集成度情形下形成MOS晶體管工藝如下所述如圖1所示,提供半導(dǎo)體襯底100,所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)102,隔離結(jié)構(gòu)102之間的區(qū)域?yàn)橛性磪^(qū);在有源區(qū)的半導(dǎo)體襯底100上依...
注意:該技術(shù)已申請(qǐng)專利,請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出,在未取得專利權(quán)人授權(quán)前,僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán),增加技術(shù)思路,做技術(shù)知識(shí)儲(chǔ)備,不適合論文引用。