專利名稱：側(cè)墻及mos晶體管的形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種側(cè)墻及MOS晶體管的形成方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，為了達(dá)到更快的運(yùn)算速度、更大的數(shù)據(jù)存儲(chǔ)量以及更多的功能，集成電路晶片朝向更高的元件密度、高集成度方向發(fā)展。在集成度不斷提高的同時(shí)，在單位面積內(nèi)容納的晶體管數(shù)目也不斷增加?，F(xiàn)有在高集成度情形下形成MOS晶體管工藝如下所述如圖1所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)102，隔離結(jié)構(gòu)102之間的區(qū)域?yàn)橛性磪^(qū)；在有源區(qū)的半導(dǎo)體襯底100上依次形成柵介質(zhì)層104與柵極106，所述柵介質(zhì)層104與柵極 106構(gòu)成柵極結(jié)構(gòu)。如圖2所示，在柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻(offset spacer) 108，具體形成工藝如下用化學(xué)氣相沉積法在半導(dǎo)體襯底100上形成低溫氧化硅層，且所述低溫氧化硅層包圍柵極結(jié)構(gòu)，其中低溫指溫度為350°c 450°C;然后，采用等離子體回刻蝕工藝刻蝕低溫氧化硅層，去除半導(dǎo)體襯底100及柵極結(jié)構(gòu)上方的低溫氧化硅層。以柵極結(jié)構(gòu)和偏移側(cè)墻108 為掩模，進(jìn)行離子注入，在半導(dǎo)體襯底100內(nèi)形成源/漏極延伸區(qū)110。如圖3所示，在偏移側(cè)墻108兩側(cè)形成側(cè)墻，具體形成工藝如下用化學(xué)氣相沉積法在半導(dǎo)體襯底100上形成低溫氧化硅層，且所述低溫氧化硅層112包圍柵極結(jié)構(gòu)和偏移側(cè)墻108 ；用化學(xué)氣相沉積法在低溫氧化硅層112上形成氮化硅層114 ；然后，采用等離子體回刻蝕工藝刻蝕氮化硅層114和低溫氧化硅層112，去除半導(dǎo)體襯底100及柵極結(jié)構(gòu)上方的氮化硅層，并使刻蝕后的偏移側(cè)墻108兩側(cè)的氮化硅層114和低溫氧化硅層112作為側(cè)墻。以側(cè)墻、偏移側(cè)墻108及柵極結(jié)構(gòu)為掩模，在柵極結(jié)構(gòu)106兩側(cè)的半導(dǎo)體襯底100中進(jìn)行離子注入，形成源/漏極116。最后，對(duì)半導(dǎo)體襯底100進(jìn)行退火，使注入的各種離子擴(kuò)散均勻。現(xiàn)有形成MOS晶體管的過(guò)程中，在刻蝕形成側(cè)墻前，會(huì)對(duì)刻蝕腔室的內(nèi)壁進(jìn)行清洗以去除腔室側(cè)壁的污染物，防止在后續(xù)刻蝕過(guò)程中污染物對(duì)刻蝕速率及膜層質(zhì)量產(chǎn)生影響。但是，在清洗過(guò)程結(jié)束后，由于刻蝕腔室過(guò)于潔凈，使刻蝕速率非常快，在形成側(cè)墻的時(shí)候，刻蝕氣體對(duì)氮化硅層及低溫氧化層過(guò)度作用，使柵極側(cè)壁上方被曝露(圖3虛線圓形內(nèi)所示)，不能有效保護(hù)柵極，進(jìn)一步導(dǎo)致柵極電性能下降。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種側(cè)墻及MOS晶體管的形成方法，防止柵極側(cè)壁上方
被曝露。本發(fā)明提供一種側(cè)墻的形成方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物；刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻。本發(fā)明還提供一種MOS晶體管的形成方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；以柵極結(jié)構(gòu)和偏移側(cè)墻為掩模，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)離子注入，形成源/漏極延伸區(qū)；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物；刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻；在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/ 漏極。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)向刻蝕腔室內(nèi)通入包含CxFy的混合氣體， 使腔室內(nèi)壁產(chǎn)生聚合物，用于減緩后續(xù)刻蝕氮化硅層形成側(cè)墻時(shí)氣體在各方向上的刻蝕速率，避免用以保護(hù)柵極的側(cè)墻被過(guò)度刻蝕，使柵極側(cè)壁的上方被曝露，有效避免了漏電流的發(fā)生，進(jìn)行達(dá)到了提高柵極電性能的目的。


圖1至圖3是現(xiàn)有工藝形成MOS晶體管的示意圖；圖4是本發(fā)明形成MOS晶體管中側(cè)墻的實(shí)施方式流程圖；圖5至圖10是本發(fā)明形成MOS晶體管的實(shí)施例示意圖。
具體實(shí)施例方式本發(fā)明形成MOS晶體管中側(cè)墻的流程如圖4所示，步驟S11，在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；步驟S12，在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；步驟S13，向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物；步驟S14，刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻。本發(fā)明形成MOS晶體管的方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極， 所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；以柵極結(jié)構(gòu)和偏移側(cè)墻為掩模，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)離子注入，形成源/漏極延伸區(qū)；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物；刻蝕氮化硅層， 在偏移側(cè)墻兩側(cè)形成側(cè)墻；在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極。下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
做詳細(xì)的說(shuō)明。圖5至圖10是本發(fā)明形成MOS晶體管的實(shí)施例示意圖。如圖5所示，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200可以為硅或者絕緣體上硅(S0I)。在半導(dǎo)體襯底中形成隔離結(jié)構(gòu)202，所述隔離結(jié)構(gòu)202為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。 在隔離結(jié)構(gòu)202之間為有源區(qū)，在有源區(qū)的半導(dǎo)體襯底200中摻雜離子，形成摻雜阱，如果是形成PMOS晶體管，則在半導(dǎo)體襯底200中摻雜η型離子，形成η摻雜阱；而如果是形成 NMOS晶體管，則在半導(dǎo)體襯底200中摻雜ρ型離子，形成ρ摻雜阱。繼續(xù)參考圖5，用熱氧化法或化學(xué)氣相沉積法在有源區(qū)的半導(dǎo)體襯底200上形成柵介質(zhì)層204 ；接著用化學(xué)氣相沉積法或低壓等離子體化學(xué)氣相沉積或等離子體增強(qiáng)化學(xué)氣相沉積工藝在柵介質(zhì)層204上形成多晶硅層；在多晶硅層上形成光刻膠層，定義柵極圖案；以光刻膠層為掩膜，刻蝕多晶硅層及柵介質(zhì)層204至露出半導(dǎo)體襯底200，形成柵極 206，所述柵介質(zhì)層204與柵極206構(gòu)成柵極結(jié)構(gòu)；灰化去除光刻膠層。所述柵介質(zhì)層204的材料可以是氧化硅(SiO2)或氮氧化硅(SiNO)等，柵介質(zhì)層 204的厚度為15埃到60埃。柵極206還可以是包含半導(dǎo)體材料的多層結(jié)構(gòu)，例如硅、鍺、金屬或其組合。所述柵極206的厚度為800埃到3000埃。如圖6所示，在柵極結(jié)構(gòu)的兩側(cè)形成偏移側(cè)墻(offset spaCer)208。具體形成工藝如下用化學(xué)氣相沉積法在半導(dǎo)體襯底200上形成低溫氧化硅層，且低溫氧化硅層207包圍柵極結(jié)構(gòu)，所述低溫指溫度為350°C 450°C ；以等離子體形式回刻蝕低溫氧化硅層，去除半導(dǎo)體襯底200及柵極結(jié)構(gòu)上方的低溫氧化硅層，保留柵極結(jié)構(gòu)兩側(cè)、半導(dǎo)體襯底200與柵極結(jié)構(gòu)交界處半導(dǎo)體襯底200上的低溫氧化硅層。本實(shí)施例中，所述偏移側(cè)墻208的厚度為80埃 150埃，以低溫氧化硅層作為后續(xù)偏移側(cè)墻的優(yōu)勢(shì)在于減少溫度效益對(duì)半導(dǎo)體器件的影響。如圖6所示，以柵極結(jié)構(gòu)和偏移側(cè)墻208為掩膜，在柵極結(jié)構(gòu)和偏移側(cè)墻208兩側(cè)的半導(dǎo)體襯底200內(nèi)進(jìn)行離子注入，形成源/漏極延伸區(qū)210。然后，對(duì)半導(dǎo)體襯底200進(jìn)行退火，使注入的離子210擴(kuò)散均勻。本實(shí)施例中，在形成PMOS晶體管區(qū)域，向半導(dǎo)體襯底200內(nèi)注入的是ρ型離子，所述P型離子可以是硼離子。在形成NMOS晶體管區(qū)域，向半導(dǎo)體襯底200內(nèi)注入的是η型離子，所述η型離子可以是磷離子或砷離子。所述退火工藝可以退火采用快速熱退火、脈沖退火或者激光退火。本實(shí)施例中，在形成源/漏極延伸區(qū)210后，還可以繼續(xù)以柵極結(jié)構(gòu)為掩模，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底200內(nèi)形成袋形注入(Pocket implant)區(qū)。參照附圖7，在半導(dǎo)體襯底200上以及柵極結(jié)構(gòu)上用化學(xué)氣相沉積法或物理氣相沉積法依次形成低溫氧化硅層212和氮化硅層214。如圖8所示，在刻蝕形成側(cè)墻之前，先對(duì)刻蝕腔室300進(jìn)入清洗，去除腔室300側(cè)壁的污染物，防止在后續(xù)刻蝕過(guò)程中污染物對(duì)刻蝕速率及膜層質(zhì)量產(chǎn)生影響。所述清洗過(guò)程中向刻蝕腔室300內(nèi)通入O2和NF3混合氣體，其中O2的流量為5sCCm(立方厘米/分) 40sccm,NF3的流量為50sccm 400sccm，并且在刻蝕腔室300內(nèi)壓力為40mT 80mT，射頻功率為500W 1500W，偏壓為OV時(shí)進(jìn)行清洗工藝，去除前續(xù)工藝中殘留的污染物。然后，在保持刻蝕腔室300內(nèi)壓力為40mT 80mT，射頻功率為500W 1500W，偏壓為OV的情況下，向刻蝕腔室300內(nèi)通入包含CxFy的混合氣體302，使腔室300內(nèi)壁產(chǎn)生聚合物層304，所述聚合物層304具有減緩氣體在各方向上刻蝕速率的特性。本實(shí)施例中，所述含CxFy的混合氣體為含CF4的混合氣體，其中CF4的流量為 IOsccm 50SCCm，占混合氣體總流量的20% 30%。所述含CxFy的混合氣體中還包含 CH2F2，其中CH2F2的流量為70sccm 120sccm，占混合氣體總流量的70% 80%。如圖9所示，將形成有器件的半導(dǎo)體襯底200放入刻蝕腔室300內(nèi)，注入刻蝕氣體 308，采用干法蝕刻的回蝕(etch-back)方法蝕刻氮化硅層214至露出低溫氧化硅層212及柵極206表面，形成側(cè)墻。本實(shí)施例中，由于刻蝕腔室300內(nèi)壁產(chǎn)生聚合物層304，在刻蝕氮化硅層214形成側(cè)墻時(shí)刻蝕氣體308在各方向上的刻蝕速率由于聚合物層304的影響而減慢了，使位于柵極側(cè)壁上方的氮化硅及低溫氧化硅不被過(guò)度刻蝕而于以曝露，有效避免了漏電流的發(fā)生， 進(jìn)行達(dá)到了提高柵極電性能的目的。參考圖10，將半導(dǎo)體襯底200從刻蝕腔室內(nèi)取出；以柵極結(jié)構(gòu)、偏移側(cè)墻208及側(cè)墻為掩模，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底200中進(jìn)行離子注入，形成源/漏極216。最后，對(duì)半導(dǎo)體襯底200進(jìn)行退火處理，使注入的離子擴(kuò)散均勻。本實(shí)施例中，在形成PMOS晶體管區(qū)域，向半導(dǎo)體襯底200中注入的是ρ型離子，如
硼離子等。本實(shí)施例中，在形成NMOS晶體管區(qū)域，向半導(dǎo)體襯底200中注入的是η型離子，如磷離子或砷離子等。雖然本發(fā)明已以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種側(cè)墻的形成方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻；其特征在于，刻蝕氮化硅層之前，向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物。
2.根據(jù)權(quán)利要求1所述偏移側(cè)墻的形成方法，其特征在于，所述含CxFy的混合氣體為含 CF4的混合氣體，其中CF4的流量為IOsccm 50sCCm，占混合氣體總流量的20% 30%。
3.根據(jù)權(quán)利要求1所述偏移側(cè)墻的形成方法，其特征在于，所述含CxFy的混合氣體中還包含CH2F2，其中CH2F2的流量為70sccm 120sccm，占混合氣體總流量的70% 80%。
4.根據(jù)權(quán)利要求1所述偏移側(cè)墻的形成方法，其特征在于，所述刻蝕腔室內(nèi)壓力為 40mT 80mT，射頻功率為500W 1500W，偏壓為0V。
5.根據(jù)權(quán)利要求1所述偏移側(cè)墻的形成方法，其特征在于，在向刻蝕腔室內(nèi)通入包含 CxFy的混合氣體之前，還包括對(duì)刻蝕腔室進(jìn)行清洗。
6.一種MOS晶體管的形成方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；以柵極結(jié)構(gòu)和偏移側(cè)墻為掩模，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底內(nèi)進(jìn)離子注入，形成源/ 漏極延伸區(qū)；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻；在柵極結(jié)構(gòu)及側(cè)墻兩側(cè)的半導(dǎo)體襯底內(nèi)形成源/漏極；其特征在于，刻蝕氮化硅層之前，向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物。
7.根據(jù)權(quán)利要求6所述MOS晶體管的形成方法，其特征在于，所述含CxFy的混合氣體為含CF4的混合氣體，其中CF4的流量為IOsccm 50sCCm，占混合氣體總流量的20% 30%。
8.根據(jù)權(quán)利要求6所述MOS晶體管的形成方法，其特征在于，所述含CxFy的混合氣體中還包含CH2F2，其中CH2F2的流量為70sccm 120sccm，占混合氣體總流量的70% 80%。
9.根據(jù)權(quán)利要求6所述MOS晶體管的形成方法，其特征在于，所述刻蝕腔室內(nèi)壓力為 40mT 80mT，射頻功率為500W 1500W，偏壓為0V。
全文摘要
本發(fā)明提出一種側(cè)墻及MOS晶體管的形成方法。其中側(cè)墻的形成方法，包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層與柵極，所述柵介質(zhì)層與柵極構(gòu)成柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)形成有偏移側(cè)墻；在半導(dǎo)體襯底上依次形成低溫氧化硅層和氮化硅層，且低溫氧化硅層和氮化硅層包圍柵極結(jié)構(gòu)和偏移側(cè)墻；向刻蝕腔室內(nèi)通入包含CxFy的混合氣體，使腔室內(nèi)壁產(chǎn)生聚合物；刻蝕氮化硅層，在偏移側(cè)墻兩側(cè)形成側(cè)墻。本發(fā)明避免了柵極側(cè)壁的上方被曝露，防止漏電流的發(fā)生。
文檔編號(hào)H01L21/336GK102270572SQ20101019234
公開(kāi)日2011年12月7日 申請(qǐng)日期2010年6月4日 優(yōu)先權(quán)日2010年6月4日
發(fā)明者沈滿華, 黃敬勇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司