技術(shù)編號(hào)：6941484
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路領(lǐng)域，特別涉及利用PMOS輔助觸發(fā)可控硅構(gòu)建靜電放電防 護(hù)器件，用于改善集成電路ESD防護(hù)的可靠性。背景技術(shù)自然界的靜電放電(ESD)現(xiàn)象對(duì)集成電路的可靠性構(gòu)成嚴(yán)重的威脅。在工業(yè)界， 集成電路產(chǎn)品的失效30%都是由于遭受靜電放電現(xiàn)象所引起的，而且越來(lái)越小的工藝尺 寸，更薄的柵氧厚度都使得集成電路受到靜電放電破壞的幾率大大增加。因此，改善集成電 路靜電放電防護(hù)的可靠性對(duì)提高產(chǎn)品的成品率具有不可忽視的作用。 靜電放電現(xiàn)象的模式通常分為四種HB...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。