技術(shù)編號：6910690
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種內(nèi)嵌式存儲器邏輯電路，特別是有關(guān)于一種應(yīng)用于內(nèi)嵌式存儲器邏輯電路的三維空間元件結(jié)構(gòu)及其制作方法。但是，隨著集成電路的集成度日益增加，在同一芯片上的存儲裝置與邏輯裝置混合設(shè)置，其彼此間會因制程上和結(jié)構(gòu)上的不同產(chǎn)生一高度落差值，造成插塞接觸孔深寬比(aspect ratio)越來越大，無法符合目前內(nèi)嵌式半導(dǎo)體存儲器元件的需求。為實(shí)現(xiàn)上述目的，本發(fā)明提出一種應(yīng)用于內(nèi)嵌式存儲器邏輯電路的三維空間元件的制作方法，其步驟包括，于一半導(dǎo)體硅基底材料上定義出...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。