技術(shù)編號：6898959
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種半導(dǎo)體器件，具體地說，涉及一種具有三維結(jié)構(gòu)MISFET (在下文中被稱為"三維FET")的半導(dǎo)體器件。 背景技術(shù)作為減小MISFET的尺寸(以實(shí)現(xiàn)比如抑制短溝道效應(yīng)的效果) 的方法，使用所謂的三維FET來代替典型的平面型MISFET以提高柵 電極的溝道電荷的控制能力。三維FET是SOI (絕緣體上的硅)裝置 中的一種。鰭式MISFET (FinFET)和雙柵FET (DG-FET)是典型的 三維FET。作為三維FET的示例，由FinFET形成...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。