技術(shù)編號：6890204
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及漏電量少、EM (電遷移)耐性和TDDB (經(jīng)時(shí)介電擊穿)耐性高的布線層。背景技術(shù)早已經(jīng)知道布線層絕緣膜的漏電會使耗電量增加，但在半導(dǎo)體器件的布線間距大于lpm時(shí)，這種漏電對器件整體的影響較小。然而，當(dāng)布線間距為lpm以下時(shí)，由于布線間距的窄化以及布線規(guī)模的提高，這種漏電對耗電量具有較大的影響，特別是，今后以0.1pm以下的布線間距形成電路時(shí)，布線間的漏電量將對器件的特性/壽命產(chǎn)生巨大的影響。一方面，可通過鑲嵌法形成半導(dǎo)體裝置的布線。在所述鑲嵌方...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。