技術(shù)編號：6876246
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體工藝，更確切地說，本發(fā)明涉及LDMOS晶體管工藝。背景技術(shù) 自驅(qū)動LDMOS晶體管技術(shù)已陸續(xù)被提出，其中一種技術(shù)包括以額外的離子注入將LDMOS晶體管的啟動閾電壓調(diào)節(jié)到較低電壓電位。然而，此技術(shù)的劣勢在于較高的泄漏電流、降低的擊穿電壓和額外的掩模工藝成本。另一技術(shù)利用漏極到柵極的寄生電容器(parasitic drain-to-gate capacitor)來耦合柵極電壓電位，以制得自驅(qū)動LDMOS晶體管。然而，漏極到柵極的寄生電容器的電容...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。