技術編號：6875497
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及縮小器件尺寸，同時防止寄生晶體管動作的。背景技術 以往的半導體裝置，在硅襯底表面形成有N型漏極阱區(qū)域以及P型背柵區(qū)域。在漏極阱區(qū)域上還形成有高濃度的N型的漏極區(qū)域。另一方面，在背柵區(qū)域上形成有N型的源極區(qū)域。在漏極區(qū)域與源極區(qū)域之間的硅襯底表面上形成有柵極電極。并且，在背柵區(qū)域上形成與源極電極連接的P型擴散層，形成有N溝道型的MOSFET。通過該結(jié)構(gòu)，將背柵區(qū)域和源極區(qū)域保持為同電位，抑制寄生NPN晶體管的動作(例如參照專利文獻1)。在以往的半導...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權(quán)，增加技術思路，做技術知識儲備，不適合論文引用。