技術(shù)編號：6875197
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種半導體裝置及半導體裝置的制造方法，其特別適合于應用在SOI(Silicon On Insulator)晶體管的背柵(back gate)電極的形成方法中。背景技術(shù) 形成在SOI(Silicon On Insulator)基板上的場效應晶體管，基于其元件分離的容易性、無封閉鎖定(latch up free)、源極/漏極結(jié)合電容小等特點，其有用性備受關(guān)注。另外，例如在專利文獻1中，提出了如下一種方法，即為了在大面積的絕緣膜上形成結(jié)晶性和均勻性良好...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。