技術(shù)編號(hào)：6869705
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及，特別是涉及提高了VDSS耐壓的。背景技術(shù) 參照?qǐng)D10及圖11，以MOSFET為例說明現(xiàn)有的。如圖10，在n+型硅半導(dǎo)體襯底21上層積n-型外延層22等，設(shè)置漏極區(qū)域20，并在其表面設(shè)置多個(gè)p型溝道區(qū)域24。在相鄰的溝道區(qū)域24間的n-型外延層表面，介由柵極絕緣膜31設(shè)置柵極電極33。柵極電極33的其周圍由層間絕緣膜36覆蓋。另外，在溝道區(qū)域24表面設(shè)置n+型源極區(qū)域35，其與源極電極38接觸。在上述所謂的平面結(jié)構(gòu)的MOSFET中，已公知如下技術(shù)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。