技術(shù)編號：6867907
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明的實施方式總體上涉及微電子邏輯器件及制造方法，尤其 涉及具有改善的器件性能特性的集成電路器件的設(shè)計和制造以及改 進的制造方法。背景技術(shù)隨著集成電路(IC)的繼續(xù)發(fā)展和提高，形成在IC襯底上的器 件的數(shù)量和密度急劇增加，在芯片上制造具有數(shù)億甚至逼近數(shù)十億個 器件的IC已經(jīng)成為業(yè)界的標準。與形成在IC襯底上的器件數(shù)量的增 加以及器件密度的同步增長相關(guān)聯(lián)，器件的尺度顯著減小。例如，柵 厚度以及源漏元件的溝道隔離的尺度持續(xù)地最小化，以致如今需要對 源極、漏極...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。